ZHDA007 December   2025 MSPM33C321A , MSPM33C321A-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 MSPM33C 硬件设计检查清单
  5. 2 MSPM33C 器件中的电源
    1. 2.1 数字电源
    2. 2.2 模拟电源
    3. 2.3 内置电源和电压基准
    4. 2.4 推荐的电源去耦电路
    5. 2.5 推荐的 VBAT 去耦合电路
  6. 3 复位和电源监控器
    1. 3.1 数字电源
    2. 3.2 电源监控器
  7. 4 时钟系统
    1. 4.1 内部振荡器
    2. 4.2 外部振荡器
    3. 4.3 外部时钟输出 (CLK_OUT)
    4. 4.4 频率时钟计数器 (FCC)
  8. 5 调试器
    1. 5.1 调试端口引脚和引脚排列
    2. 5.2 使用标准 JTAG 连接器的调试端口连接
  9. 6 主要模拟外设
    1. 6.1 ADC 设计注意事项
    2. 6.2 COMP 设计注意事项
  10. 7 主要数字外设
    1. 7.1 计时器资源和设计注意事项
    2. 7.2 UART 和 LIN 资源以及设计注意事项
    3. 7.3 MCAN 设计注意事项
    4. 7.4 I2C 和 SPI 设计注意事项
    5. 7.5 I2S/TDM 设计注意事项
    6. 7.6 QSPI 设计注意事项
  11. 8 GPIO
    1. 8.1 GPIO 输出开关速度和负载电容
    2. 8.2 GPIO 灌电流和拉电流
    3. 8.3 高速 GPIO (HSIO)
    4. 8.4 高驱动 GPIO (HDIO)
    5. 8.5 在没有电平转换器的情况下与 1.8V 器件通信
    6. 8.6 未使用引脚连接
  12. 9 布局指南
    1. 9.1 电源布局
    2. 9.2 接地布局注意事项
    3. 9.3 布线、过孔和其他 PCB 元件
    4. 9.4 如何选择电路板层和建议堆叠
  13. 10引导加载程序
    1. 10.1 引导加载程序简介
    2. 10.2 引导加载程序硬件设计注意事项
      1. 10.2.1 物理通信接口
      2. 10.2.2 硬件调用
  14. 11总结
  15. 12参考资料

2.4 推荐的电源去耦电路

TI 建议将 10µF 和 100nF 的低 ESR 陶瓷去耦电容组合连接至 VDD 引脚（请参阅图 2-3）。可以使用值更大的电容，但可能会影响电源轨斜升时间。去耦电容必须尽可能靠近要去耦的引脚的位置（几毫米范围内）。

如果使用的 MSPM33C 有两个 VDD 引脚，则设计中每个 VDD 引脚上只需要一个 100nF 电容器，但电源导轨能够使用相同的 10μF 电容器。为了共享 10μF 去耦电容器，设计人员可以将信号路由到芯片下方以共享该电容器。

电源去耦电路图 2-3 电源去耦电路