ZHDA001 December   2025 TMS320F280025C , TMS320F280037C , TMS320F280039C , TMS320F280041C , TMS320F280049C , TMS320F28379D , TMS320F28379S , TMS320F28P550SG , TMS320F28P550SJ , TMS320F28P650DH , TMS320F28P650DK , TMS320F28P650SH , TMS320F28P650SK

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2设计概述
  6. 3CLB 实现方案
    1. 3.1 CLB 输入选择
    2. 3.2 计数器和 FSM 配置
    3. 3.3 CLB 输出
  7. 4EPWM 配置
    1. 4.1 测试结果
  8. 5总结
  9. 6参考资料

3.3 CLB 输出

CLB 输出的精妙之处在于能够用 CLB 生成的信号覆盖原始外设信号。在该设计中，输出 LUT 通过“与”逻辑将 FSM_S0 状态与原始 EPWM1A/B 死区输出相组合。选择 LUT_0 和 LUT_2 输出，以启用“与”逻辑输出作为最终的 EPWM1A/EPWM1B 输出，如图 3-3 所示。

CLB 输出和外设信号多路复用器表图 3-3 CLB 输出和外设信号多路复用器表

图 3-4 展示了 EPWM 子模块信号与 CLB 逻辑之间的关系。

EPWM 子模块信号与 CLB 逻辑之间的关系图 3-4 EPWM 子模块信号与 CLB 逻辑之间的关系