ZHCZ051B November   2024  – September 2025 F29H850TU , F29H859TU-Q1

 

  1.   1
  2.   F29H85x、F29P58x 和 F29P32x MCU 器件勘误表器件修订版本 A、0
  3. 1使用说明和公告模型
    1. 1.1 使用说明汇总表
    2. 1.2 公告汇总表
  4. 2命名规则、封装编号法和修订版本标识
    1. 2.1 器件和开发支持工具命名规则
    2. 2.2 支持的器件
    3. 2.3 封装编号法和修订版本标识
  5. 3器件修订版本 B 使用说明和公告
    1. 3.1 器件修订版本 B 使用说明
    2. 3.2 器件修订版本 B 公告
      1.      公告
      2. 3.2.1  公告
      3.      公告
      4. 3.2.2  公告
      5. 3.2.3  公告
      6. 3.2.4  公告
      7. 3.2.5  公告
      8. 3.2.6  公告
      9. 3.2.7  公告
      10.      公告
      11. 3.2.8  公告
      12.      公告
      13.      公告
      14.      公告
      15. 3.2.9  公告
      16. 3.2.10 公告
  6. 4器件修订版本 A 使用说明和公告
    1. 4.1 器修订版本 A 使用说明
      1. 4.1.1 安全性：在器件修订版本 B 器件上编程的新 TI 密钥
    2. 4.2 器件修订版本 A 公告
      1. 4.2.1 公告
      2. 4.2.2 公告
      3. 4.2.3 公告
      4. 4.2.4 公告
      5. 4.2.5 公告
  7. 5器件修订版本 0 使用说明和公告
    1. 5.1 器件修订版本 0 使用说明
    2. 5.2 器件修订版本 0 公告
      1. 5.2.1 公告
      2. 5.2.2 公告
  8. 6文档支持
  9. 7商标
  10. 8修订历史记录

3.2.5 公告

ePWM：对于在单次加载模式下使用全局加载的 ePWM，当对 GLDCTL2.OSHTLD 寄存器进行写入发生在全局加载事件的 3 个 TBCLK 内时，全局加载寄存器可能会延迟

受影响版本

0、A、B

详细信息

当对 GLDCTL2.OSHTLD 寄存器位的写入在全局加载事件（由 GLDCTL.GLDMODE 配置）的 3 个 TBCLK 内发生时，寄存器的全局加载（由 GLDCFG 配置）可能会延迟，由此会产生意外的波形。

权变措施

为了避免该问题，在配置的全局加载事件之前，对 GLDCTL2.OSHTLD 寄存器位的任何写入都需要至少 3 个 TBCLK 周期。

权变措施 1（推荐）：同步 ISR 到 PWM

  1. 针对已知事件触发中断事件（即 CMPC、CMPD 事件等）生成 ISR。
  2. 确保在全局加载事件和 ISR 写入 GLDCTL2.OSHTLD 时至少保持 3 个 TBCTR 周期的间隔。
    1. 写入 OSHTLD 位时，请禁用中断，确保这是不可中断的代码。
F29H859TU-Q1 F29H850TU 同步 ISR 加载方法示例图 3-3 同步 ISR 加载方法示例

权变措施 2：PWM 寄存器的异步更新

  1. 在写入 GLDCTL2.OSHTLD 寄存器之前，从启用了全局加载的 PWM 实例 TBCTR 读取。
  2. 确保在全局加载事件与写入 GLDCTL2.OSHTLD 之间至少保持 3 个周期。
    1. 通过禁用中断，确保从 TBCTR 读取代码并写入 OSHTLD 位是不可中断的代码。