ZHCZ051B November   2024  – September 2025 F29H850TU , F29H859TU-Q1

 

  1.   1
  2.   F29H85x、F29P58x 和 F29P32x MCU 器件勘误表器件修订版本 A、0
  3. 1使用说明和公告模型
    1. 1.1 使用说明汇总表
    2. 1.2 公告汇总表
  4. 2命名规则、封装编号法和修订版本标识
    1. 2.1 器件和开发支持工具命名规则
    2. 2.2 支持的器件
    3. 2.3 封装编号法和修订版本标识
  5. 3器件修订版本 B 使用说明和公告
    1. 3.1 器件修订版本 B 使用说明
    2. 3.2 器件修订版本 B 公告
      1.      公告
      2. 3.2.1  公告
      3.      公告
      4. 3.2.2  公告
      5. 3.2.3  公告
      6. 3.2.4  公告
      7. 3.2.5  公告
      8. 3.2.6  公告
      9. 3.2.7  公告
      10.      公告
      11. 3.2.8  公告
      12.      公告
      13.      公告
      14.      公告
      15. 3.2.9  公告
      16. 3.2.10 公告
  6. 4器件修订版本 A 使用说明和公告
    1. 4.1 器修订版本 A 使用说明
      1. 4.1.1 安全性：在器件修订版本 B 器件上编程的新 TI 密钥
    2. 4.2 器件修订版本 A 公告
      1. 4.2.1 公告
      2. 4.2.2 公告
      3. 4.2.3 公告
      4. 4.2.4 公告
      5. 4.2.5 公告
  7. 5器件修订版本 0 使用说明和公告
    1. 5.1 器件修订版本 0 使用说明
    2. 5.2 器件修订版本 0 公告
      1. 5.2.1 公告
      2. 5.2.2 公告
  8. 6文档支持
  9. 7商标
  10. 8修订历史记录

4.2.1 公告

闪存：启用闪存预取后的独立 CPU1/CPU3 复位可能会导致 CPU1/CPU3 出现 NMI

受影响版本

0、A

详细信息

如果启用了闪存预取，向 CPU1 或 CPU3 发出的独立复位（例如，来自 CCS 的调试复位）可能会由于不可纠正的 ECC 错误而导致 CPU NMI。以下是独立 CPU 复位的源。

CPU1：

  1. 调试复位
  2. HSM → CPU1.RSn

CPU3：

  1. 调试复位
  2. HSM → CPU3.RSn
  3. CPU3 WD 复位
  4. CPU3 NMIWD 复位
  5. SSU_CPU3_CFG_REGS → CPU_RST_CTRL.SW_SYSRSN

权变措施

在向 CPU 发出独立复位之前禁用闪存预取 (FRIx_INTF_CTRL.PREFETCH_EN = 0)。

CPU1 → FRI1_INTF_CTRL.PREFETCH_EN = 0

CPU3 → FRI3_INTF_CTRL.PREFETCH_EN = 0

如果启用了 ZONE1，则可以从 CPU1.LINK2 和 CPU1/3 调试器写入 FRIx_INTF_CTRL.PREFETCH_EN。