ZHCZ050F April   2023  – September 2025 CC2340R5

PRODUCTION DATA  

  1.   1
  2.   摘要
  3. 1公告汇总表
  4. 2命名规则、封装编号法和修订版本标识
    1. 2.1 器件命名规则
    2. 2.2 支持的器件
    3. 2.3 封装编号法和修订版本标识
  5. 3公告
    1. 3.1 SPI_04
    2. 3.2 ADC_08
    3. 3.3 ADC_09
    4. 3.4 BATMON_01
    5. 3.5 CLK_01
    6. 3.6 CKM_01
    7. 3.7 I2C_01
    8. 3.8 GPIO_01
    9. 3.9 PMU_01
  6. 4商标
  7. 5修订历史记录

3.1 SPI_04

SPI 持续等待 CPU 干预的挂起情况

受影响版本

请参阅表 1-1

详细信息

当 CPU 读取或写入 SPI FIFO 时，如果使用 FIFO 电平触发器来生成中断，系统可能会发生挂起。在处理第一个中断后，FIFO 电平可能会永久低于或高于配置的阈值，并且不会生成后续 CPU 中断。这可能会导致 SPI 永久等待 CPU 干预，因此导致挂起的场景。

权变措施

  1. 在 SPI 中使用 FIFO 状态轮询，而不 依赖于 FIFO 电平配置的中断，或
  2. 仅使用空/溢出中断，而不使用 FIFO 电平配置的中断，或
  3. 使用 FIFO 电平配置的中断以及空（适用于 TXFIFO）和溢出（适用于 RXFIFO）作为失效防护，以避免挂起的场景。