ZHCZ048A July   2025  – October 2025 F28E120SB , F28E120SC

 

  1.   1
  2.   TMS320F28003x 实时 MCU 器件勘误表器件修订版本 0
  3. 1使用说明和公告模型
    1. 1.1 使用说明汇总表
    2. 1.2 公告汇总表
  4. 2命名规则、封装编号法和修订版本标识
    1. 2.1 器件和开发支持工具命名规则
    2. 2.2 支持的器件
    3. 2.3 封装编号法和修订版本标识
  5. 3器件修订版本 0 使用说明和公告
    1. 3.1 器件修订版本 0 使用说明
      1. 3.1.1 PIE：背对背 PIEACK 写入和手动 CPU 中断屏蔽清除之后的伪波嵌套中断
      2. 3.1.2 将嵌套中断与重复块一起使用时的注意事项
      3. 3.1.3 安全性：主要的防御层是构建芯片安全边界，从启用 JTAGLOCK 和零引脚引导至闪存功能开始
    2. 3.2 器件修订版本 0 公告
      1.      公告
      2.      公告
      3.      公告
      4.      公告
      5.      公告
      6.      公告
      7. 3.2.1 公告
      8.      公告
      9.      公告
      10.      公告
      11.      公告
      12.      公告
      13.      公告
      14.      公告
      15.      公告
  6. 4文档支持
  7. 5商标
  8. 6修订历史记录

公告

存储器：在有效存储器之外进行预取

受影响版本

0

详细信息

C28x CPU 预取指令的范围超出其流水线中当前正在活动的指令范围。如果预取发生在有效存储器结束之后，则 CPU 可能会接收到无效的操作码。

权变措施

M1–预取队列的深度为 8 x16 字。因此，代码不应在有效存储器末尾的 8 个字以内。可以在两个有效存储器块之间实现跨边界预取。

示例 1：M1 在地址 0x7FF 处结束，后面不跟随另一个存储器块。M1 中代码的存储地址不应超过 0x7F7。地址 0x7F8-0x7FF 不应用于代码。

示例 2：M0 结束于地址 0x3FF，有效存储器 (M1) 紧随其后。M0 中的代码可存储在 0x3FF 及以下的地址。代码也可以交叉进入 M1，最高到地址 0x7F7（含地址 0x7F7）。

表 3-3 受公告影响的存储器
内存类型受影响的地址
M10x0000 07F8-0x0000 07FF