ZHCZ048A July   2025  – October 2025 F28E120SB , F28E120SC

 

  1.   1
  2.   TMS320F28003x 实时 MCU 器件勘误表器件修订版本 0
  3. 1使用说明和公告模型
    1. 1.1 使用说明汇总表
    2. 1.2 公告汇总表
  4. 2命名规则、封装编号法和修订版本标识
    1. 2.1 器件和开发支持工具命名规则
    2. 2.2 支持的器件
    3. 2.3 封装编号法和修订版本标识
  5. 3器件修订版本 0 使用说明和公告
    1. 3.1 器件修订版本 0 使用说明
      1. 3.1.1 PIE：背对背 PIEACK 写入和手动 CPU 中断屏蔽清除之后的伪波嵌套中断
      2. 3.1.2 将嵌套中断与重复块一起使用时的注意事项
      3. 3.1.3 安全性：主要的防御层是构建芯片安全边界，从启用 JTAGLOCK 和零引脚引导至闪存功能开始
    2. 3.2 器件修订版本 0 公告
      1.      公告
      2.      公告
      3.      公告
      4.      公告
      5.      公告
      6.      公告
      7. 3.2.1 公告
      8.      公告
      9.      公告
      10.      公告
      11.      公告
      12.      公告
      13.      公告
      14.      公告
      15.      公告
  6. 4文档支持
  7. 5商标
  8. 6修订历史记录

公告

ADC：使用 ADCCLK 小数分频器时 ADC 性能下降

受影响版本

0

详细信息

已证明使用分数 SYSCLK 转 ADCCLK 分频器（由 ADCCTL2.PRESCALE 字段控制）会导致该器件的 ADC 性能下降。请参阅表 3-1。

表 3-1 ADCCTL2 寄存器
性能下降
位字段值说明
3-0预分频0001ADCCLK = SYSCLK/1.5
0003ADCCLK = SYSCLK/2.5
...
性能正常
位字段值说明
3-0预分频0000ADCCLK = SYSCLK/1.0
0002ADCCLK = SYSCLK/2.0
...

权变措施

使用偶数预分频时钟分频器值。偶数预分频值会产生整数时钟分频，而不会影响 ADC 性能。