ZHCUCT7A February   2025  – March 2025

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
  8. 2系统概述
    1. 2.1 方框图
    2. 2.2 设计注意事项
      1. 2.2.1 开关频率
      2. 2.2.2 设计尺寸
      3. 2.2.3 栅极电阻器
      4. 2.2.4 输出纹波
      5. 2.2.5 FET 放置
    3. 2.3 重点产品
      1. 2.3.1 TPS7H5004-SP
      2. 2.3.2 TPS7H6023-SP
  9. 3硬件、测试要求和测试结果
    1. 3.1 硬件要求
    2. 3.2 测试设置
    3. 3.3 测试结果
      1. 3.3.1 效率图
      2. 3.3.2 波特图
      3. 3.3.3 开关
      4. 3.3.4 输出纹波
      5. 3.3.5 栅极信号
      6. 3.3.6 启动序列
      7. 3.3.7 负载瞬态
      8. 3.3.8 热像图
  10. 4设计和文档支持
    1. 4.1 设计文件
      1. 4.1.1 原理图
      2. 4.1.2 BOM
    2. 4.2 工具
    3. 4.3 文档支持
    4. 4.4 支持资源
    5. 4.5 商标
  11. 5作者简介
  12. 6修订历史记录

2.2.4 输出纹波

为了优化器件的输出纹波，使其符合 Versal FPGA 内核电源轨要求的严格限制，我们选择了每个 ESR 低至 5mΩ 的钽电容。此设计由每相 8 个钽电容器组成，共 16 个输出钽电容器。