ZHCUCH8C November   2024  – December 2025

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   5
  6. 1评估模块概述
    1. 1.1 简介
      1. 1.1.1 前言：使用前必读
        1. 1.1.1.1 Sitara MCU+ Academy
        2. 1.1.1.2 重要使用说明
    2. 1.2 套件内容
    3. 1.3 器件信息
      1. 1.3.1 系统架构概述
      2. 1.3.2 元件标识
      3. 1.3.3 功能方框图
      4. 1.3.4 BoosterPack
      5. 1.3.5 器件信息
        1. 1.3.5.1 安全性
  7. 2硬件
    1. 2.1  设置
      1. 2.1.1 独立配置
    2. 2.2  电源要求
      1. 2.2.1 使用 USB Type-C 连接器的电源输入
      2. 2.2.2 电源树
      3. 2.2.3 电源状态 LED
    3. 2.3  接头信息
      1. 2.3.1 OSPI 扩展连接器
      2. 2.3.2 ADC/DAC 外部 VREF 接头
      3. 2.3.3 FSI 接头
      4. 2.3.4 EQEP 接头
    4. 2.4  按钮
    5. 2.5  复位
    6. 2.6  时钟
    7. 2.7  引导模式选择
    8. 2.8  GPIO 映射
    9. 2.9  IO 扩展器
    10. 2.10 接口
      1. 2.10.1  存储器接口
        1. 2.10.1.1 OSPI
        2. 2.10.1.2 电路板 ID EEPROM
      2. 2.10.2  以太网接口
        1. 2.10.2.1 以太网 PHY 0 — RGMII2/PR0_PRU0
        2. 2.10.2.2 以太网 PHY 1 — RGMII1/PR0_PRU1
      3. 2.10.3  I2C
        1. 2.10.3.1 工业应用 LED
      4. 2.10.4  SPI
      5. 2.10.5  UART
      6. 2.10.6  MCAN
      7. 2.10.7  SDFM
      8. 2.10.8  FSI
      9. 2.10.9  JTAG
      10. 2.10.10 测试自动化引脚映射
      11. 2.10.11 LIN
      12. 2.10.12 ADC 和 DAC
      13. 2.10.13 EQEP
      14. 2.10.14 EPWM
      15. 2.10.15 USB
    11. 2.11 BoosterPack 接头
      1. 2.11.1 BoosterPack 模式 00：标准 LaunchPad/BoosterPack 引脚排列
      2. 2.11.2 BoosterPack 模式 01：伺服电机控制 BoosterPack 模式
      3. 2.11.3 BoosterPack 模式 10：BOOSTXL-IOLINKM-8 模式
      4. 2.11.4 BoosterPack 模式 11：C2000 DRVx BoosterPack 模式
    12. 2.12 引脚多路复用映射
    13. 2.13 测试点
    14. 2.14 最佳实践
  8. 3软件
  9. 4硬件设计文件
  10. 5合规性
  11. 6其他信息
    1. 6.1 修订版 E1 附录
      1. 6.1.1 TA_POWERDOWNz 由 VSYS_TA_3V3 上拉，由 VSYS_3V3 供电
      2. 6.1.2 R355 上拉 USB2.0_MUX_SEL0
      3. 6.1.3 PRU0-ICSS0 的 MDIO 和 MDC 需要路由到这两个以太网 PHY
      4. 6.1.4 要连接到 GPIO 的 AM261_RGMII1_RXLINK 和 AM261_RGMII2_RXLINK
    2. 6.2 修订版 E2 附录
      1. 6.2.1 修订版本 E2 相较于 E1 的更改
      2. 6.2.2 修订版本 E2 已知限制
    3. 6.3 修订版 A 附录
      1. 6.3.1 修订版 A 相较于 E2 的更改
      2. 6.3.2 修订版 A 勘误表
    4.     商标
  12. 7参考资料
    1. 7.1 参考文档
    2. 7.2 此设计中使用的其他 TI 元件
  13. 8修订历史记录

2.3.3 FSI 接头

LP-AM261 具有 10 引脚快速串行接口 (FSI) 接头，用于连接 AM261x FSI 外设。下面的表 2-8展示了引脚排列。

表 2-8 FSI 接头 (J11) 引脚排列
EVM 连接 引脚 引脚 EVM 连接
FSIRX0_CLK 1 2 FSITX0_CLK
GND 3 4 GND
FSIRX0_D0 5 6 FSITX0_D0
FSIRX0_D1 7 8 FSITX0_D1
GND 9 10 VSYS_3V3

有关 FSI 实现的更多信息，请参阅节 2.10.8。