ZHCUCC0 September   2024

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6.   6
  7. 1系统说明
    1. 1.1 检测原理
    2. 1.2 多通架构
  8. 2系统概述
    1. 2.1 系统设计原理
      1. 2.1.1 长检测距离
        1. 2.1.1.1 长检测距离的天线设计
        2. 2.1.1.2 长检测距离的 SNR 补偿
        3. 2.1.1.3 智能检测逻辑
      2. 2.1.2 低功耗
        1. 2.1.2.1 高效的线性调频脉冲设计
        2. 2.1.2.2 深度睡眠电源模式
        3. 2.1.2.3 硬件加速器
      3. 2.1.3 低误报率
        1. 2.1.3.1 误报的典型原因
        2. 2.1.3.2 检测区域外的误报
        3. 2.1.3.3 检测区域内的误报
        4. 2.1.3.4 自适应状态机
  9. 3硬件、软件、测试要求和测试结果
    1. 3.1 硬件要求
    2. 3.2 软件要求
    3. 3.3 测试设置
      1. 3.3.1 测试 1 - 检测范围
      2. 3.3.2 测试 2 - 误报率
      3. 3.3.3 测试 3 - 功耗
    4. 3.4 测试结果
  10. 4设计文件
    1. 4.1 原理图
    2. 4.2 物料清单
  11. 5工具与软件
  12. 6文档支持
  13. 7支持资源
  14. 8商标
  15. 9关于作者

2.1.2.3 硬件加速器

IWRL6432AOP 上的硬件加速器支持超高效地计算雷达信号处理所需的关键操作，包括窗函数、FFT、对数幅度和 CFAR 矢量运算。使用 HWA 可显著减少计算时间，从而使雷达传感器能够在更长时间内处于深度睡眠模式，而用于计算的时间更少。由于 HWA 使用流式输入和输出，因此 FFT 序列所需的周期数为 (1+NumFFT) * FFTSize，比典型的 O (NlogN) 实现快得多。为了说明 IWRL6432AOP 雷达硬件加速器 的一些典型计算时间，用户指南（表 5）已针对 80MHz HWA 时钟进行了修改，如表 2-3 所示。

表 2-3 FFT 计算时间（80MHz HWA 时钟）
示例 FFT 大小 背对背迭代次数 时钟周期数（初始延迟 + 计算） 总持续时间（假设为 80MHz 时钟）
1 256 4 256 + (256 × 4) 16μs
2 128 4 128 + (128 × 4) 8μs
3 8 64 8 + (8 × 64) 6.5μs