ZHCU933B April 2022 – August 2025
ADS1285EVM-PDK 电路板通过有罩的 60 引脚连接器 J6 与 PHI 通信。J6 旁边是两个带有十字槽螺钉的圆形支架。将 PHI 连接到 EVM，请先取下螺钉，将 PHI 连接到 EVM，然后将螺钉装回到支架上。螺钉可将 EVM 固定到 PHI 并验证电路板之间的连接。
表 2-3 列出了不同的 PHI 连接及其功能。
| PHI 连接器引脚名称 | PHI 连接器引脚 | 功能 |
|---|---|---|
| 5.5V | J6[1] | EVM 模拟部分的电源 |
| GND | J6[3] | 接地 |
| ~RESET | J6[6] | ADC 复位引脚，低电平有效 |
| ~PWDN | J6[8] | ADC 断电引脚，低电平有效 |
| SYNC | J6[10] | ADC 同步，高电平有效 |
| DIN_PHI | J6[12] | SPI：来自 ADC、PICO 或串行接口数据输入的 DIN（先前 RTM GUI 版本兼容性） |
| GPIO1 | J6[14] | 来自 ADC 的通用 I/O 1 引脚 |
| GPIO0 | J6[16] | 来自 ADC 的通用 I/O 0 引脚 |
| DIN_PHI | J6[18] | SPI：来自 ADC、PICO 或串行接口数据输入的 DIN（RTM GUI 版本兼容性） |
| ~CS_ADC | J6[22] | SPI：芯片选择 (CS) 或串行接口选择，对于 ADC 为低电平有效 |
| SCLK_PHI | J6[24] | SPI：串行接口时钟 (SCLK) |
| CAPCLK_OUT | J6[26] | PHI 信号的输出路径，用于将捕获结果与来自 EVM 的任何延迟同步 |
| CAPCLK_IN | J6[28] | PHI 信号的输入路径，用于将捕获结果与来自 EVM 的任何延迟同步 |
| ~DRDY | J6[30] | SPI：ADS1285 的数据就绪信号；低电平有效 DRDY |
| ADC_CLK（输入） | J6[32] | 用于感测 CLK 的 PHI 输入 |
| ADC_CLK（输出） | J6[34] | PHI 的可能输出，用于提供 CLK（在 ADS1285EVM-PDK 上不受支持） |
| DOUT | J6[38] | SPI：ADS1285 的串行数据输出或 POCI |
| ~RST/PWDN_DAC | J6[46] | DAC1282 的复位或断电输入引脚 |
| SYNC_DAC | J6[48] | DAC1282 的同步输入引脚 |
| WP | J6[49] | EEPROM 的写保护 |
| DVDD | J6[50] | EVM 数字部分的电源 |
| SW/TD_DAC | J6[52] | DAC1282 的开关控制输入或位流输入引脚 |
| ~CS_DAC | J6[54] | SPI：DAC1282 的串行端口芯片选择 (CS) |
| SDA | J6[56] | 用于识别 EVM 的 EEPROM 的 I2C 串行数据 |
| SCL | J6[58] | 用于识别 EVM 的 EEPROM 的 I2C 串行时钟 |
| ID_PWR | J6[59] | 用于识别 EVM 的 EEPROM 的电源 |
| GND | J6[60] | 接地 |