ZHCSZE9A December   2025  – June 2026 IWRL6432WMOD

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 终端配置和功能
    1. 4.1 引脚图
    2. 4.2 信号说明
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  模块电源管理
    5. 5.5  功耗典型数值
    6. 5.6  每个电压轨的峰值电流要求
    7. 5.7  射频规格
    8. 5.8  天线位置
      1. 5.8.1 具有 3D 检测功能的 2D 天线阵列
    9. 5.9  天线增益图
      1. 5.9.1 实测方位角回环图
      2. 5.9.2 实测仰角回环图
    10. 5.10 热阻特性
    11. 5.11 时序和开关特性
      1. 5.11.1 电源时序和复位时序
      2. 5.11.2 多通道缓冲/标准串行外设接口 (McSPI)
        1. 5.11.2.1 SPI 时序条件
        2. 5.11.2.2 SPI - 外设模式
          1. 5.11.2.2.1 SPI 的时序和开关要求 — 外设模式
          2. 5.11.2.2.2 SPI 输出时序的时序和开关特性 - 次级模式
        3. 5.11.2.3 SPI 协议
          1. 5.11.2.3.1 通过 SPI 进行主机通信的数据格式
          2. 5.11.2.3.2 典型时序图
      3. 5.11.3 专用输入/输出
        1. 5.11.3.1 输出时序的开关特性与负载电容 (CL) 间的关系
      4. 5.11.4 串行通信接口 (SCI)
        1. 5.11.4.1 SCI 时序要求
  7. 6 详细说明
    1. 6.1 概述
      1. 6.1.1 模块图像
    2. 6.2 功能方框图
    3. 6.3 子系统
      1. 6.3.1 主机接口
        1. 6.3.1.1 接口信号说明
        2. 6.3.1.2 工作模式
      2. 6.3.2 器件固件
  8. 7 器件认证
    1. 7.1 FCC 认证和声明
    2. 7.2 ETSI/CE
  9. 8 应用、实施和布局
    1. 8.1 应用信息
      1. 8.1.1 典型应用
        1. 8.1.1.1 自主模式
        2. 8.1.1.2 辅助器件模式
    2. 8.2 测试结果
  10. 9 器件和文档支持
    1. 9.1 器件命名规则
    2. 9.2 器件标识
    3. 9.3 文档支持
    4. 9.4 支持资源
    5. 9.5 商标
    6. 9.6 静电放电警告
    7. 9.7 术语表
  11. 10回流焊信息
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

6.3.1.1 接口信号说明

IWRL6432WMOD 通过一组专用硬件信号与外部主机 MCU 进行通信。主要数据通道为同步 SPI 总线。额外的 GPIO 信号则用于协调电源状态以及中断驱动的通信流程。

信号 方向（来自主机） 类型 说明
SPI (MOSI/MISO/SCLK/CS) 双向 SPI 总线 主要同步串行接口。主机 MCU 为 SPI 控制器；IWRL6432WMOD 为 SPI 外设。
SPI_BUSY 输入至主机 GPIO – 模块输出 高电平有效。当模块正在处理命令且无法接受新的 SPI 传输时，该信号会被模块置为有效。主机在发起数据传输之前，必须通过轮询或中断来检查此信号。
PRESENCE_DETECT 输入至主机 GPIO – 模块输出 在自主模式和多区域模式下：高电平表示检测到有人存在。在详细模式下：信号翻转以指示帧结束，允许主机同步读取数据。
WAKE_UP 主机输出 GPIO – 输入至模块 高电平有效。主机在进行任何 SPI API 传输之前必须将其置为有效，并在传输完成后将其置为无效。防止模块在通信期间进入深睡眠状态。在客户硬件上，应使用下拉电阻（小于 10KΩ）将 WAKE_UP（模块唤醒输入）拉至低电平。
nRESET 主机输出 GPIO – 输入至模块 低电平有效。主机释放（置为无效）该信号以对模块进行上电。在正常运行期间必须保持高电平。
注： 在将 CS 置为有效并开始任何 SPI 传输之前，必须先检查并确认 SPI_BUSY 为低电平。在 SPI_BUSY 为高电平时发起传输可能会损坏该次传输数据，并导致不可预测的模块行为。