ZHCSZ40A June 2025 – October 2025 DLPC6422
PRODUCTION DATA
7.4.1.1 内部 DLPC6422 电源的 PCB 布局指南
建议遵循以下指南以实现相对于内部 PLL 的所需控制器性能。
- DLPC6422 控制器包含四个 PLL（PLLM1、PLLM2、PLLD 和 PLLS），每个 PLL 都有专用的 1.1V1.15V 数字电源，其中 PLLM1、PLLM2 和 PLLD 还具有专用的 1.8V 模拟电源。为电源引脚配置覆盖宽频率范围的滤波至关重要。每个 1.1V1.15V PLL 电源引脚必须配备独立的高频滤波电路，该电路应由铁氧体磁珠和 0.1µF 陶瓷电容器构成。这些元件必须非常靠近各个 PLL 电源焊球。在频率高于 10MHz 时，铁氧体磁珠的阻抗必须大于电容器阻抗。1.1V1.15V PLL 电源引脚也必须具有 RC 滤波器形式的低频滤波电路。这个滤波器可以为所有 PLL 共用。电阻器两端的压降受 1.1V1.15V 稳压器容差和 DLPC6422 器件电压容差限制。建议使用 0.36Ω 的电阻器和 100µF 的陶瓷电容器。
- 模拟 1.8V PLL 电源引脚必须具有与 1.1V1.15V 类似的滤波器拓扑。此外，建议使用专用的线性稳压器来生成 1.8V 电压。
- 在设计整个电源滤波器网络时，必须注意确保不会发生谐振。必须特别注意 1MHz 到 2MHz 频段，因为该频段与 PLL 自然环路频率一致。
图 7-5 PLL 滤波器布局1.1V1.15V 和 1.8V PLL 电源都需要高频去耦，并且必须尽可能靠近每个 PLL 电源封装引脚布置。建议将去耦电容器放置在封装正下方的电路板背面。使用高品质、低 ESR、单片式表面贴装电容器。通常，每个 PLL 电源配置 0.1µF 就足够了。连接布线的长度会增加安装的寄生电感，因此应避免布线，让过孔直接紧贴焊盘。此外，连接布线必须尽可能宽。通过在电容器焊盘的一侧布置过孔或将过孔数量加倍，可以进一步改进性能。
大容量去耦电容器的位置取决于系统设计。