ZHCSZ40 数据表 | 德州仪器 TI.com.cn

ZHCSZ40A June 2025 – October 2025 DLPC6422

PRODUCTION DATA

5.11 DMD LVDS 接口时序要求

		从（输入）	至（输出）	最小值	最大值	单位
f_clock	时钟频率，DCK_A	不适用	DCK_A	100	400	MHz
t_C	周期时间，DCK_A⁽¹⁾	不适用	DCK_A	2475.3		ps
t_W(H)	脉冲持续时间，高电平	不适用	DCK_A	1093		ps
t_W(L)	脉冲持续时间，低电平	不适用	DCK_A	1093		ps
t_t	切换时间，t_t = t_f/t_r	不适用	DCK_A	100	400	ps
t_osu	最大时钟速率下的输出建立时间⁽²⁾	DCK_A↑↓	SCA，DDA(15:0)	438		ps
t_oh	最大时钟速率下的输出保持时间⁽²⁾	DCK_A↑↓	SCA，DDA(15:0)	438		ps
f_clock	时钟频率，DCK_B	不适用	DCK_B	100	400	MHz
t_C	周期时间，DCK_B⁽¹⁾	不适用	DCK_B	2475.3		ps
t_W(H)	脉冲持续时间，高电平	不适用	DCK_B	1093		ps
t_W(L)	脉冲持续时间，低电平	不适用	DCK_B	1093		ps
t_t	切换时间，t_t = t_f/t_r	不适用	DCK_B	100	400	ps
t_osu	最大时钟速率下的输出建立时间⁽²⁾	DCK_B↑↓	SCA，DDB(15:0)	438		ps
t_oh	最大时钟速率下的输出保持时间⁽²⁾	DCK_B↑↓	SCA，DDB(15:0)	438		ps
t_sk	输出偏斜，通道 A 到通道 B	DCK_A↑	DCK_B↑		250	ps

(1) DCK_A 和 DCL_B 的最小周期时间 (t_c) 包括 1.0%展频调制。用户必须验证 DMD 是否支持此速率。

(2) 对于低于最大值的 DMD 时钟频率，其输出建立时间与保持时间可按以下公式计算：t_osu(fclock) = t_osu(fmax) + 250000 × (1/fclock – 1/400)，t_oh(fclock) = t_oh(fmax) + 250000 × (1/fclock – 1/400)，其中 fclock 以 MHz 为单位。