ZHCSY78 March   2025 UCC5350L-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级（汽车类）
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  功率等级
    6. 5.6  绝缘规格
    7. 5.7  安全相关认证
    8. 5.8  安全限值
    9. 5.9  电气特性
    10. 5.10 开关特性
    11. 5.11 绝缘特性曲线
    12. 5.12 典型特性
  7. 6 参数测量信息
    1. 6.1 传播延迟、反相和同相配置
      1. 6.1.1 CMTI 测试
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 电源
      2. 7.3.2 输入级
      3. 7.3.3 输出级
      4. 7.3.4 保护特性
        1. 7.3.4.1 欠压锁定 (UVLO)
        2. 7.3.4.2 有源下拉
        3. 7.3.4.3 短路钳位
        4. 7.3.4.4 有源米勒钳位
    4. 7.4 器件功能模式
      1. 7.4.1 ESD 结构
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 设计 IN+/IN– 输入滤波器
        2. 8.2.2.2 栅极驱动器输出电阻器
        3. 8.2.2.3 估算栅极驱动器功率损耗
        4. 8.2.2.4 估算结温
        5. 8.2.2.5 选择 VCC1和 VCC2 电容器
          1. 8.2.2.5.1 选择 VCC1 电容器
          2. 8.2.2.5.2 选择 VCC2 电容器
          3. 8.2.2.5.3 具有输出级负偏置的应用电路
      3. 8.2.3 应用曲线
  10. 9 电源相关建议
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
    3. 10.3 PCB 材料
  12. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 第三方产品免责声明
    2. 11.2 文档支持
      1. 11.2.1 相关文档
    3. 11.3 认证
    4. 11.4 接收文档更新通知
    5. 11.5 支持资源
    6. 11.6 商标
    7. 11.7 静电放电警告
    8. 11.8 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

7.3.4.1 欠压锁定 (UVLO)

VCC1 和 GND1 及 VCC2 和 VEE2 引脚之间的电源 VCC1 和 VCC2 均实现了 UVLO 功能，以防止 IGBT 和 MOSFET 上出现欠驱动情况。如果 VCC 在器件启动时低于 VIT+ (UVLO) 或在启动后低于 VIT–(UVLO)，则无论输入引脚（IN+ 和 IN–）如何，电压源 UVLO 功能都会将受影响的输出保持为低电平，如表 7-2 所示。VCC UVLO 保护还具有迟滞功能 (Vhys(UVLO))。当电源产生接地噪声时，该迟滞可防止抖动；为此，器件能够允许偏置电压小幅下降（这种情况在器件开始开关和工作电流消耗突然增加时会发生）。图 7-5 显示了 UVLO 功能。

表 7-2 UCC5350L-Q1 VCC1 UVLO 逻辑
条件输入输出
IN+IN–OUT
器件启动期间，VCC1 – GND1 < VIT+(UVLO1)HLL
LHL
HHL
LLL
器件启动之后，VCC1 – GND1 < VIT–(UVLO1)HLL
LHL
HHL
LLL
表 7-3 UCC5350L-Q1 VCC2 UVLO 逻辑
条件 输入 输出
IN+ IN– OUT
器件启动期间，VCC2 – VEE2 < VIT+(UVLO2) H L L
L H L
H H L
L L L
器件启动之后，VCC2 – VEE2 < VIT–(UVLO2) H L L
L H L
H H L
L L L

当 VCC1或 VCC2 降至 UVLO1 或 UVLO2 阈值以下时，如果电源电压再次上升至高于 VIT+(UVLO) 或 VIT+(UVLO2)，则会在输出端产生延迟 tUVLO1_rec 或 tUVLO2_rec。图 7-5显示了该延迟。

UCC5350L-Q1 UVLO 函数图 7-5 UVLO 函数