ZHCSXL2A December   2024  – June 2025 MSPM0L1116 , MSPM0L1117

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 器件比较
    1. 5.1 器件比较表
  7. 6 引脚配置和功能
    1. 6.1 引脚图
    2. 6.2 引脚属性
      1.      11
    3. 6.3 信号说明
      1.      13
      2.      14
      3.      15
      4.      16
      5.      17
      6.      18
      7.      19
      8.      20
      9.      21
      10.      22
      11.      23
      12.      24
      13.      25
      14.      26
    4. 6.4 未使用引脚的连接
  8. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  建议运行条件
    4. 7.4  热性能信息
    5. 7.5  电源电流特性
      1. 7.5.1 运行/睡眠模式
      2. 7.5.2 STOP/STANDBY 模式
      3. 7.5.3 SHUTDOWN 模式
    6. 7.6  电源时序控制
      1. 7.6.1 电源斜坡
      2. 7.6.2 POR 和 BOR
    7. 7.7  闪存特性
    8. 7.8  计时特点
    9. 7.9  时钟规格
      1. 7.9.1 系统振荡器 (SYSOSC)
      2. 7.9.2 低频振荡器 (LFOSC)
      3. 7.9.3 低频晶体/时钟
    10. 7.10 数字 IO
      1. 7.10.1 电气特性
      2. 7.10.2 开关特性
    11. 7.11 模拟多路复用器 VBOOST
    12. 7.12 ADC
      1. 7.12.1 电气特性
      2. 7.12.2 开关特性
      3. 7.12.3 线性参数
      4. 7.12.4 典型连接图
    13. 7.13 温度传感器
    14. 7.14 VREF
      1. 7.14.1 电压特性
      2. 7.14.2 电气特性
    15. 7.15 I2C
      1. 7.15.1 I2C 特性
      2. 7.15.2 I2C 滤波器
      3. 7.15.3 I2C 时序图
    16. 7.16 SPI
      1. 7.16.1 SPI
      2. 7.16.2 SPI 时序图
    17. 7.17 UART
    18. 7.18 TIMx
    19. 7.19 TRNG 电气特性
    20. 7.20 TRNG 开关特性
    21. 7.21 仿真和调试
      1. 7.21.1 SWD 时序
  9. 8 详细说明
    1. 8.1  功能方框图
    2. 8.2  CPU
    3. 8.3  工作模式
      1. 8.3.1 不同工作模式下的功能
    4. 8.4  电源管理单元 (PMU)
    5. 8.5  时钟模块 (CKM)
    6. 8.6  DMA
    7. 8.7  事件
    8. 8.8  存储器
      1. 8.8.1 内存组织
      2. 8.8.2 外设文件映射
      3. 8.8.3 外设中断向量
    9. 8.9  闪存存储器
    10. 8.10 SRAM
    11. 8.11 GPIO
    12. 8.12 IOMUX
    13. 8.13 ADC
    14. 8.14 温度传感器
    15. 8.15 VREF
    16. 8.16 安全性
    17. 8.17 TRNG
    18. 8.18 AESADV
    19. 8.19 密钥库
    20. 8.20 CRC-P
    21. 8.21 UART
    22. 8.22 I2C
    23. 8.23 SPI
    24. 8.24 低频子系统 (LFSS)
    25. 8.25 RTC_B
    26. 8.26 IWDT_B
    27. 8.27 WWDT
    28. 8.28 计时器 (TIMx)
    29. 8.29 器件模拟连接
    30. 8.30 输入/输出图
    31. 8.31 串行线调试接口
    32. 8.32 引导加载程序 (BSL)
    33. 8.33 器件出厂常量
    34. 8.34 标识
  10. 9 应用、实施和布局
    1. 9.1 典型应用
      1. 9.1.1 原理图
  11. 10器件和文档支持
    1. 10.1 器件命名规则
    2. 10.2 工具与软件
    3. 10.3 文档支持
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

7.16.1 SPI

在自然通风条件下的工作温度范围内测得（除非另有说明）
参数 测试条件 最小值 典型值 最大值 单位
SPI
fSPI SPI 时钟频率 时钟最大速度 >= 32MHz
1.62V < VDD < 3.6V
外设或控制器模式		 16(4) MHz
DCSCK SCK 占空比 40 50 60 %
控制器
tSCLK_H/L SCLK 高电平或低电平时间  (tSPI/2) - 1 tSPI/2 (tSPI/2) + 1 ns
tCS.LEAD CS 提前时间，CS 有效至时钟 SPH=0 1 个 SPI 时钟 ns
SPH=1 1/2 个 SPI 时钟
tCS.LAG CS 滞后时间，最后一个时钟到 CS 无效 SPH=0 1/2 个 SPI 时钟 ns
SPH=1 1 个 SPI 时钟
tCS.ACC CS 访问时间，CS 有效到 PICO 数据输出 1/2 个 SPI 时钟 ns
tCS.DIS CS 禁用时间，CS 无效到 PICO 高阻抗 1 个 SPI 时钟 ns
tSU.CI POCI 输入数据设置时间(1) 2.7 < VDD < 3.6V，延迟采样已启用 1 ns
1.62 < VDD < 2.7V，延迟采样已启用 2.5
2.7 < VDD < 3.6V，无延迟采样 27
1.62 < VDD < 2.7V，无延迟采样 34
tHD.CI POCI 输入数据保持时间 延迟采样已启用 26 ns
无延迟采样 0
tVALID.CO PICO 输出数据有效时间(2) 11.5 ns
tHD.CO PICO 输出数据保持时间(3) 0 ns
外设
tCS.LEAD CS 提前时间，CS 有效至时钟 13 ns
tCS.LAG CS 滞后时间，最后一个时钟到 CS 无效 1 ns
tCS.ACC CS 访问时间，CS 有效到 POCI 数据输出 34.5 ns
tCS.DIS CS 禁用时间，CS 无效到 POCI 高阻抗 34.5 ns
tSU.PI PICO 输入数据设置时间 16 ns
tHD.PI PICO 输入数据保持时间 3 ns
tVALID.PO POCI 输出数据有效时间(2) 2.7V < VDD < 3.6V 26 ns
1.62V < VDD < 2.7V 32.5
tHD.PO POCI 输出数据保持时间(3) 5 ns
(1) 启用延迟采样功能后，POCI 输入数据设置时间可得到完全补偿。
(2) 指定输出更改 SCLK 时钟边沿后将下一个有效数据驱动到输出所需的时间。
(3) 指定输出更改 SCLK 脉冲边沿后输出上数据保持有效的时长。
(4) fSPIclk = 1/2tLO/HI，其中 tLO/HI = max(tVALID,CO + tSU,PI, tSU,CI + tVALID,PO)。