• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TIOL221 具有集成 LDO 和 SPI 接口的双通道 IO-Link 器件 PHY

    • ZHCSX18A September   2024  – December 2024 TIOL221

      PRODMIX  

  • CONTENTS
  • SEARCH
  • TIOL221 具有集成 LDO 和 SPI 接口的双通道 IO-Link 器件 PHY
  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 ESD 等级 - IEC 规格
    4. 5.4 建议运行条件
    5. 5.5 热性能信息
    6. 5.6 电气特性
    7. 5.7 开关特性
    8. 5.8 典型特性
  7. 6 参数测量信息
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  唤醒检测
      2. 7.3.2  电流限制配置
        1. 7.3.2.1 引脚模式下的电流限制配置
        2. 7.3.2.2 SPI 模式下的电流限制配置
      3. 7.3.3  CQ 电流故障检测、指示和自动恢复
      4. 7.3.4  DO 电流故障检测、指示和自动恢复
      5. 7.3.5  CQ 和 DI 接收器
      6. 7.3.6  故障报告
        1. 7.3.6.1 热警告、热关断
      7. 7.3.7  集成的电压稳压器 (LDO)
      8. 7.3.8  反极性保护
      9. 7.3.9  集成浪涌保护和瞬态波形容差
      10. 7.3.10 欠压闭锁 (UVLO)
      11. 7.3.11 中断功能
    4. 7.4 器件功能模式
      1. 7.4.1 CQ 和 DO 跟踪模式
    5. 7.5 SPI 编程
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 驱动容性负载
        2. 8.2.2.2 驱动感性负载
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 TIOL221 寄存器
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 机械数据
  14. 重要声明
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

TIOL221 具有集成 LDO 和 SPI 接口的双通道 IO-Link 器件 PHY

本资源的原文使用英文撰写。 为方便起见，TI 提供了译文；由于翻译过程中可能使用了自动化工具，TI 不保证译文的准确性。 为确认准确性，请务必访问 ti.com 参考最新的英文版本（控制文档）。

下载最新的英语版本

1 特性

  • 7V 至 36V 的电源电压
  • 具有辅助数字输出 (DO) 和数字输入 (DI) 通道的 IO-Link 可配置 CQ 输出
  • 可通过引脚控制或 SPI 接口进行配置

  • CQ 和 DO 通道均可配置为在 IO-Link 主站模块中使用

  • PNP、NPN 或 IO-Link 可配置 CQ 输出
    • IEC 61131-9 COM1、COM2 和 COM3 数据速率支持
  • 具有低功耗和高可配置性的输出驱动器
    • 低 RDSON 2.5Ω（典型值）
    • 提供驱动器电流限制能力
    • 可配置驱动器过流限制：
      50mA 至 500mA
    • 在 LP、CQ 和 DO 上提供高达 65V 的主动反极性保护
    • 电感性负载的安全快速消磁功能
  • 集成保护特性，使系统更加稳健
    • 过流、过热和 UVLO 的故障指示灯
    • 工作环境温度
      ：-40°C 至 125°C
    • ±8kV IEC 61000-4-2 ESD 接触放电
    • ±4kV IEC 61000-4-4 电气快速瞬变
    • ±1.2kV、500Ω IEC 61000-4-5 浪涌
  • 大电容和电感负载驱动能力
  • 集成式 LDO 提供高达 20mA 的电流
  • 可选外部稳压器输入 (5V)，可降低 LDO 中的内部功耗
  • 节省空间的小型封装选项
    • 4mm x 4mm VQFN 封装
    • 2.7mm x 2.7mm DSBGA 封装

2 应用

  • 现场发送器和执行器
  • 工厂自动化
  • 过程自动化
  • 远程 IO 中的 IO-Link PHY

3 说明

TIOL221 收发器集成了具有主动反极性保护功能的两个低功耗输出驱动器。当此器件通过一个三线制接口连接至一个 IO-Link 控制器时，控制器能够发起通信并与远程节点交换数据，而此时 TIOL221 则作为通信的完整物理层运行。该器件还集成了一个辅助 DI 通道。

该器件能够承受高达 1.2kV (500Ω) 的 IEC 61000-4-5 浪涌，并具有集成式的反极性保护功能。除了用于实现可配置性和扩展诊断能力的 SPI 接口，还有一个简单的引脚可编程接口，可以方便地与控制器电路连接。可以使用外部电阻器或通过 SPI 接口按配置的限制来配置输出电流限制。TIOL221 可配置为生成唤醒脉冲并用于 IO-link 控制器应用。提供了故障报告和内部保护功能，可应对欠压、过流和过热条件。

封装信息
器件型号封装(1)封装尺寸(2)
TIOL221VQFN (24)4mm x 4mm
DSBGA (25) (3)2.7mm x 2.7mm
(1) 有关更多信息，请参阅节 12。
(2) 封装尺寸（长 × 宽）为标称值，并包括引脚（如适用）。
(3) 产品预发布
TIOL221 典型应用图典型应用图

4 引脚配置和功能

图 4-1 RGE (VQFN)，24 引脚
（顶视图）
图 4-2 YAH (DSBGA)，25 引脚
（顶视图，焊锡凸点在下方）
表 4-1 引脚功能
引脚名称引脚编号I/O类型说明
VQFNDSBGA
CQ8A1I/O高压IO-Link 信号数据引脚。
CS/PP1E1I数字SPI 模式下的片选输入引脚。

引脚模式下的推挽模式选择输入

DI12A5I高压DI 接收器输入。可在 RX2 引脚监控 DI 接收器输出。
DO11A4O高压DO 驱动器输出。DO 是 TX2 引脚上输入的反向逻辑电平。
EN13C2I低压数字来自本地控制器的 CQ 驱动器使能输入信号。逻辑低电平将 CQ 输出设置为高阻态。弱内部下拉。
EN219E5I低压数字来自本地控制器的 DO 驱动器使能输入信号。逻辑低电平将 DO 输出设置为高阻态。弱内部下拉。
ILIM_ADJ16B2I低压模拟CQ 驱动器电流限制调整的输入。在 ILIM_ADJ1 和 LM 之间连接电阻器 RSET1。
ILIM_ADJ27B3I低压模拟DO 驱动器电流限制调整的输入。在 ILIM_ADJ2 和 LM 之间连接电阻器 RSET2。
INT/NFLT120E4O低压数字CQ 通道的中断输出、推挽（SPI 模式）或故障指示器，开漏（引脚模式）
LM10A3G接地地。
LP9A2PI高压器件的电源输入（典型值 24V）。将 1µF 电容器连接到 LM（接地），尽可能靠近器件。
NC--C3NC无连接内部未连接。
RX12D1O低压数字C/Q 接收器逻辑输出。RX2 是 CQ 输入信号的反向逻辑电平。
RX215C5O低压数字DI 接收器逻辑输出。RX2 是 DI 输入信号的反向逻辑电平。
SCK22E3I低压数字SPI 时钟输入
SDI/NPN24E2I低压数字SPI 串行数据输入（SPI 模式）

或 NPN 模式选择器（引脚模式）

SDO/NFLT221D3O低压数字DO 通道的 SPI：串行数据输出、推挽（SPI 模式）或故障指示器，开漏（引脚模式）
SPI/PIN23D2I低压数字SPI 或引脚模式选择输入。将此引脚驱动为低电平以实现引脚模式运行。将此引脚驱动为高电平以进行 SPI 模式控制。
TX14C1I低压数字来自本地微控制器的 CQ 驱动器输入数据。弱内部上拉。
TX217D5I低压数字来自本地微控制器的 DO 驱动器输入数据。弱内部上拉。
VOUT13B4PO低压LDO 稳压器输出。输出电平由 VSEL 引脚确定
VSEL16C4I低压
  • 对于以 LP 作为 LDO 输入电源的 3.3V LDO 输出，连接至 GND
  • 对于以 LP 作为 LDO 输入电源的 5V LDO 输出，连接至 VOUT
  • 对于以 V5IN 作为 LDO 输入电源的 3.3V LDO 输出，使引脚悬空
RESET14B1

O

低压复位输出引脚，开漏，低电平有效。该引脚用作复位引脚来指示 LP 或 VOUT 上的 UV。
V5IN5B5PI低压（可选）将此引脚从外部稳压器连接至 5V 电源输入，以便降低内部稳压器的功率耗散。如果未使用，将引脚保持悬空。
WU18D4O低压数字向本地微控制器提供的唤醒指示。开漏输出，通过上拉电阻器将此引脚连接至 VCOUT。
散热焊盘散热焊盘不适用G接地将外露散热焊盘接地 (LM) 以实现出色的热性能和电气性能

5 规格

5.1 绝对最大额定值

在自然通风条件下的工作温度范围内测得（除非另有说明）(1)
最小值 最大值 单位
LP、CQ、DO、DI LP、CQ、DO 和 DI 的稳态电压 -65 65 V
LP、CQ、DO 和 DI 的瞬态脉冲宽度 < 100µs -70 70 V
|V(LP) – V(CQ)|、|V(LP) – V(DO)|、|V(LP) – V(DI)|、|V(CQ) – V(DO)|、|V(CQ) – V(DI)|、|V(DO) – V(DI)| 总线引脚之间的压降 65 V
VOUT 稳压器输出电压 -0.3 6 V
TX1、TX2、EN1、EN2、VSEL、RX1、RX2、CS/PP、SDI/NPN、SDO/NFLT2、SCK、INT/NFLT1、WU、ILIM_ADJ1、ILIM_ADJ2、SPI/PIN 逻辑引脚电压 -0.3 min(VOUT+0.3, 6) V
输出电流 RX1、RX2、WU、INT/NFLT1、SDO/NFLT2、  -5 5 mA
贮存温度，Tstg -55 170 °C
(1) 超出绝对最大额定值 运行可能会对器件造成永久损坏。绝对最大额定值 并不表示器件在这些条件下或在建议运行条件 以外的任何其他条件下能够正常运行。如果在建议运行条件 之外但在绝对最大额定值范围内短暂运行，器件可能不会受到损坏，但可能无法完全正常工作。以这种方式运行器件可能会影响器件的可靠性、功能和性能，并缩短器件寿命。除非另有说明，否则所有电压都是相对于 L- 引脚的测量值。

5.2 ESD 等级

值 单位
V(ESD) 静电放电 人体放电模型 (HBM)，符合 ANSI/ESDA/JEDEC JS-001 标准(1) 所有引脚 ±4000 V
V(ESD) 静电放电 充电器件模型 (CDM)，符合 ANSI/ESDA/JEDEC JS-002 标准(2) 所有引脚 ±750 V
(1) JEDEC 文档 JEP155 指出：500V HBM 时能够在标准 ESD 控制流程下安全生产。
(2) JEDEC 文档 JEP157 指出：250V CDM 时能够在标准 ESD 控制流程下安全生产。

5.3 ESD 等级 - IEC 规格

值 单位
V(ESD) 静电放电 IEC 61000-4-2 ESD（接触放电），LP、CQ、DO、DI 和 LM  (1) (2) ±8,000 V
静电放电 IEC 61000-4-5，1.2µs/50µs 浪涌，串联 500Ω，LP、CQ、DO、DI 和 LM (1) ±1,200
静电放电 IEC 61000-4-4 EFT（快速瞬变或突发），LP、CQ、DO、DI 和 LM (1)  ±4,000
(1) LP 和 LM 之间需要连接最小为 100nF 的电容器。VOUT 和 LM 之间需要连接最小为 1µF 的电容器。
(2) 器件的 CQ/DO 驱动器输出和 LM 之间需要连接最小为 1nF 的电容器，以便通过 ±8000V。在不具有最小 1nF 电容器的情况下通过电平为 ±4000V

5.4 建议运行条件

在自然通风条件下的工作温度范围内测得（除非另有说明）
最小值 标称值 最大值 单位
V(LP) 24V 输入电源电压 7 24 36 V
V(V5IN) 5V 输入电源电压 5V 输入电源电压 4.5 5 5.5 V
V(I) TX1、TX2、EN1、EN2、CS/PP、SDI/NPN、SCK、SPI/PIN 上的逻辑电平输入电压 3.3V 配置 3 3.3 3.6
5V 配置 4.5 5 5.5 V
1/tBIT 数据速率（通信模式） 250 kbps
I(VOUT) LDO 输出电流  20 mA
TA 工作环境温度 -40 125 °C
TJ 结温 -40 150 °C

5.5 热性能信息

热指标(1) TIOL221 单位
RGE（24 引脚） YAH（25 引脚）
RθJA 结至环境热阻 32.2 58.5 °C/W
RθJC(top) 结至外壳（顶部）热阻 27.2 0.2 °C/W
RθJB 结至电路板热阻 11.4 14.5 °C/W
ψJT 结至顶部特征参数 0.3 0.1 °C/W
ψJB 结至电路板特征参数 11.4 14.3 °C/W
RθJC(bot) 结至外壳（底部）热阻 2.7 不适用 °C/W
(1) 有关新旧热指标的更多信息，请参阅半导体和 IC 封装热指标 应用报告。

5.6 电气特性

在建议的工作条件和建议的自然通风温度范围内测得（除非另有说明）。典型值是在 LP = 24V、VVOUT = 3.3V 和 TA = 25°C 条件下测得（除非另有规定）。
参数 测试条件 最小值 典型值 最大值 单位
电源 (LP)
I(LP-SHDN) 关断模式下的电源静态电流 禁用 CQ TX 和 RX、DO 和 DI。VOUT 上无负载。仅 SPI 模式 1.2 2.1 mA
I(LP-RX-ONLY) 仅启用输入时的电源电流 启用 CQ 和 DO。启用 CQ RX 和 DI。VOUT 上无负载。
RSETx >= 10kΩ（电流限制 < 500mA），EN1=EN2=L		 启用 CQ 和 DO。启用 CQ RX 和 DI。VOUT 上无负载 1.4 2.5 mA
I(LP-CQ-DO) 启用 CQ 和 DO 时的静态电源电流。V5IN 从外部供电 RSETx >= 10kΩ。TX1=TX2=H，CQ 或 DO 上无负载，仅推挽或 NPN 模式 4.5
5.5

 mA
I(LP-CQ-DO) RSETx >= 10kΩ。TX1=TX2=L，CQ 或 DO 上无负载
3.6
 		 4.5 mA
V(LP-UVLO) LP 欠压锁定 LP 下降；在 RESET 引脚变为低电平时指示为 UVLO 6 6.3 V
V(LP-UVLO) LP 欠压锁定 LP 上升；UVLO 恢复在 RESET 引脚变为高电平时指示 6.5 6.8 V
V(LP-UVLO,HYS) LP 欠压迟滞 上升至下降阈值 150 250 mV
V(LPW) LP 欠压警告 LP 下降 14 16 18 V
V(LPW-HYS) LP 欠压警告迟滞 530 mV
V5IN
V5IN(UVLO,F) V5IN 的 UVLO 下降电平 V5IN 下降 3.4 3.5 3.6 V
V5IN(UVLO,R) V5IN 的 UVLO 上升电平 V5IN 上升 3.7 3.8 4.0 V
V5IN(UVLO,HYS) V5IN UVLO 迟滞 0.3 V
I5_IN 5VIN 的输入电源电流  禁用 CQ 和 DO，VOUT 上无负载 0.15 1 mA
线性稳压器 (VOUT)
V(VOUT) 电压稳压器输出 VOUT 设置为 5V 4.75 5 5.25 V
VOUT 设置为 3.3V 3.13 3.3 3.46 V
LINEREGVOUT 线路调整 (dV(VOUT)/dV(LP)) I(VCC_OUT) = 1mA
V(LP) = 7V 至 36V (VOUT = 5V)
V(LP) = 7V 至 36V 或 V5IN = 4.5V 至 5.5V (VOUT = 3.3V)		 1.7 mV/V
LOADREGVOUT 负载调整 (dV(VOUT)/V(OUT)) VOUT=5V 时 V(LP) = 24V
VOUT=3.3V 时 V(LP) = 24V 或 V5IN= 5V
I(VCC_OUT) = 100µA 至 20mA		 1 %
UVVOUT5F VOUT 上的 UV 下降阈值（5V 设置） VSEL 连接至 VOUT，VOUT 下降 3.4 3.6 3.8 V
UVVOUT5R VOUT 上的 UV 上升阈值（5V 设置） VSEL 连接至 VOUT，VOUT 上升 3.6 3.8 4.0 V
UVVOUT3F VOUT 上的 UV 下降阈值（3.3V 设置） VSEL 连接至 GND 或悬空（V5IN 供电），VOUT 下降 2.5 2.7 2.9 V
UVVOUT3R VOUT 上的 UV 上升阈值（3.3V 设置） VSEL 连接至 GND 或悬空（V5IN 供电），VOUT 上升 2.6 2.8 3.0 V
PSSR 电源抑制比 100kHz，I(VCC_OUT) = 20mA 40 dB
驱动器输出（CQ、DO）
RDSON-HS 高侧驱动器导通电阻 ILOAD = 200mA，电流限制 = 300mA 2.5 4.5 Ω
RDSON-LS 低侧驱动器导通电阻 ILOAD = 200mA，电流限制 = 300mA 2.5 4.5 Ω
IO(LIM) 驱动器输出电流限制 SPI/PIN = 低电平
V(DRIVER)= (VLP - 3)V 或 3V， 		 RSETx = 110kΩ 35 55 70 mA
RSETx = 10kΩ 300 350 400 mA

RSETx = 0Ω 至 5kΩ
 		 500 mA

RSETx = 开路
 		 260 330 415 mA
IO(LIM) 驱动器输出电流限制 SPI/PIN = 高电平，
V(DRIVER)= (VLP - 3)V 或 3V， 		 3h[7:6]= 0h 35 60 75 mA
3h[7:6]= 1h 50 75 95 mA
3h[7:6]= 2h 100 140 175 mA
3h[7:6]= 3h 150 190 260 mA
3h[7:6]= 4h 200 230 330 mA
3h[7:6] = 5h 250 290 410 mA
3h[7:6] = 6h 300 350 485 mA
3h[7:6]= 7h 500 700 mA
IOZ(CQ) CQ 漏电流 EN1 = 低电平，0 ≤ V(CQ) ≤ (V(LP) - 0.1V) -2 2 µA
ILLM(CQ) CQ 负载放电电流 EN1 = 低电平，RSET1 = 0Ω 至 5kΩ (1)，V(CQ) >= 5V 5 8.5  15 mA
ILLM(DO) DO 负载放电电流 EN2 = 低电平，RSET2 = 0Ω 至 5kΩ；V(DO) >= 5V 5 8.5  15 mA
IPU-DO DO 驱动器弱上拉电流  SPI/PIN=高电平，EN2=低电平，TX2=高电平，RSET2：10kΩ 至 110kΩ，启用弱上拉电阻（仅限 SPI 模式）
0 ≤ V(DO) ≤ (V(LP) - 2V)		 40 50 80 µA
IPD-DO DO 驱动器弱下拉电流 (SPI/PIN=高电平，EN2=低电平，TX2=低电平，RSET2：10kΩ 至 110kΩ
，启用弱上拉电阻（仅限 SPI 模式）		 2 ≤ V(DO) ≤ V(LP) 40 50 80 µA
IPU-CQ CQ 驱动器弱上拉电流  禁用驱动器，启用弱上拉电阻（SPI 模式）
 		 0 ≤ V(CQ) ≤ (V(LP) - 2V) 40 50 80 µA
IPD-CQ CQ 驱动器弱下拉电流 禁用驱动器，启用弱下拉电阻（SPI 模式） 2 ≤ V(CQ) ≤ V(LP)  40 50 80 µA
接收器输入（CQ、DI）
V(THH) 输入阈值“H” V(LP) > 18V；EN = 低电平 10.5 13 V
V(THL) 输入阈值“L” 8 11.5 V
V(HYS) 接收器迟滞
(V(THH) - V(THL))		 0.75 V
V(THH) 输入阈值“H” V(LP) < 18V，EN = 低电平 请参阅注释(2) 请参阅注释(3) V
V(THL) 输入阈值“L” V(LP) < 18V，EN = 低电平 请参阅注释(4) 请参阅注释(5) V
V(HYS) 接收器迟滞
(V(THH) - V(THL))		 0.75 V
CIN-CQ CQ 输入电容 禁用 CQ 驱动器，禁用弱上拉/下拉，f = 100kHz 150 pF
CIN-DI DI 输入电容  f = 100kHz 100 pF
IPU-DI DI 弱上拉电流  SPI 模式，在 DI 引脚上启用弱上拉
0 ≤ V(DI) ≤ (V(LP) - 2V)		 40 50 80 µA
IPD-DI DI 弱下拉电流 SPI 模式，在 DI 引脚上启用弱下拉 2 ≤ V(DI) ≤ V(LP)  40 50 80 µA
逻辑电平输入（CS/PP、SCK、SDI/NPN、SPI/PIN、EN1、EN2、TX1、TX2、VSEL）
VIL 输入逻辑低电平电压 0.3*VOUT V
VIH 输入逻辑高电平电压 0.7*VOUT V
RPD EN1、EN2、SDI/NPN、SCK 处的下拉电阻 100 kΩ
RPU TX1、TX2、CS/PP、SPI/PIN 处的上拉电阻 100 kΩ
RPU VSEL 的上拉电阻 500 kΩ
逻辑电平输出（WU、SDO/NFLT2、INT/NFLT1、RX1、RX2、RESET）
VOH 输出逻辑高电压 RX1、RX2、SDO、INT IO = 4mA IO = 4mA VOUT-0.5 V
VOL 输出逻辑低电平电压 IO = 4mA 0.4 V
IOZ NFLT1、NFLT2、WU、RESET 上的输出高阻抗漏电流 高阻态下的输出，VO = 0V 或 VCC_IN/OUT -1 1 µA
保护电路
T(WRN) 热警告 内核温度 TJ 125 °C
T(SDN) 热关断 150 160 °C
T(HYS) 用于关断的热迟滞 14 °C
T(WRN) 用于警告的热迟滞 内核温度 TJ 内核温度 TJ 14 °C
IREV 反极性下的 CQ、DO、DI 漏电流 (驱动器禁用) EN1/2=低电平、TX1/2=x；LP= 24 V V(CQ/DO/DI) = (V(LP) -36V) 或 V(CQ/DO/DI) = (V(LP) +36V) 60 µA
EN1/2=低电平、TX1/2=x；LP= 24 V V(CQ/DO/DI) = (V(LP) -65V) 或 V(CQ/DO/DI) = 65V 110 µA
CQ、DO （启用驱动器） EN1/2 = 高电平，TX1/2 = 低电平；V(CQ/DO to LP) = 3 V，RSET>= 10 kΩ 650 µA
EN1/2 = 高电平、TX1/2 = 高电平；V(CQ/DO to LM) = -3 V 10 µA
(1) 电流故障指示和电流故障自动恢复功能将停用。
(2) VTHH (min) = 5V + (11/18) [V(LP) - 8V]
(3) VTHH (max) = 6.5V + (13/18) [V(LP) - 8V]
(4) VTHL (min) = 4V + (8/18) [V(LP) - 8V]
(5) VTHL (max) = 6V + (11/18) [V(LP) - 8V]

5.7 开关特性

在建议的工作条件和建议的自然通风温度范围内测得（除非另有说明）。典型值是在 LP = 24V、VVOUT = 3.3V 和 TA = 25°C 条件下测得（除非另有规定）。
参数 测试条件 测试条件 测试条件 最小值 典型值 最大值 单位
CQ、DO 驱动器
tPLH 驱动器传播延迟，低电平到高电平转换 请参阅驱动器输出测量的测试电路
和驱动器输出开关波形

RL = 2kΩ
CL = 5nF

推挽和 PNP 配置

RSET = 10kΩ		 600 1200 ns
 tPHL 驱动器传播延迟，高电平到低电平转换 请参阅驱动器输出测量的测试电路
和驱动器输出开关波形

RL = 2kΩ
CL = 5nF

推挽和 NPN 配置

RSET = 10kΩ		 600 1200 ns
tP(skew) 驱动器传播延迟偏斜。|tPLH - tPHL | 请参阅驱动器输出测量的测试电路
请参阅驱动器输出开关波形

RL = 2kΩ
CL = 5nF

推挽配置

RSET = 10kΩ		 120 ns
tPZH 驱动器启用延迟高电平 请参阅驱动器输出测量的测试电路
和
驱动器启用/禁用时序图
RL = 2kΩ
CL = 5nF

仅推挽和 PNP 配置

RSET = 10kΩ		 4 µs
tPZL 驱动器启用延迟低电平 请参阅驱动器输出测量的测试电路
和
驱动器启用/禁用时序图
RL = 2kΩ
CL = 5nF
仅推挽和 NPN 配置

RSET = 10kΩ		 4 µs
tPHZ 驱动器禁用延迟高电平 请参阅驱动器输出测量的测试电路
和
驱动器启用/禁用时序图
RL = 2kΩ
CL = 5nF
仅推挽和 PNP 配置

RSET = 10kΩ		 4 µs
 tPLZ 驱动器禁用延迟低电平 请参阅驱动器输出测量的测试电路
和
驱动器启用/禁用时序图
RL = 2kΩ
CL = 5nF
仅推挽和 NPN 配置

RSET = 10kΩ		 4 µs
tr 驱动器输出上升时间 请参阅驱动器输出测量的测试电路
和驱动器输出开关波形

RL = 2kΩ
CL = 5nF
推挽和 PNP 配置
RSET = 10kΩ		 200 530 900 ns
tf 驱动器输出下降时间 请参阅驱动器输出测量的测试电路
和驱动器输出开关波形

RL = 2kΩ
CL = 5nF
推挽和 NPN 配置

RSET = 10kΩ		 200 480 900 ns
|tr – tf| 上升时间和下降时间的差异 请参阅驱动器输出测量的测试电路
和驱动器输出开关波形

RL = 2kΩ
CL = 5nF
仅推挽配置

RSET = 10kΩ		 60 ns
tWU1 唤醒识别开始 请参阅唤醒识别时序图   45 60 75 µs
tWU2 唤醒识别结束 85 100 145 µs
tpWAKE 唤醒输出延迟 150 µs
tWUL 唤醒检测时的唤醒输出脉冲持续时间 175 225 285 µs
tSC 电流故障消隐时间 请参阅唤醒识别时序图  
（SPI/PIN = 低电平且 10kΩ <= RSETx <= 110kΩ）或

SPI/PIN= 高电平且 CQ_BL_TIME[1:0]=00b (CQ) 或 DO_BL_TIME[1:0]=00b (DO)		 0.175 0.2 ms
SPI/PIN = 高电平且 CQ_BL_TIME[1:0]=01b (CQ) 或 DO_BL_TIME[1:0]=01b (DO) 0.25 0.5 ms
SPI/PIN = 高电平且 CQ_BL_TIME[1:0]=10b (CQ) 或 DO_BL_TIME[1:0]=10b (DO) 5 ms

（SPI/PIN = 低电平且 ILIM_ADJ 悬空）或

SPI/PIN = 高电平且 CQ_BL_TIME[1:0]=11b (CQ) 或 DO_BL_TIME[1:0]=11b (DO)		 0.5 2 4 µs
tAR 电流故障后的自动重试时间 电流故障后的自动重试时间 SPI/PIN = L 或 SPI/PIN = H 且 CQ_RETRY_TIME=00b 50 ms
 SPI/PIN = H 且 CQ_RETRY_TIME=01b 100 ms
 SPI/PIN = H 且 CQ_RETRY_TIME=10b 200 ms
SPI/PIN = H 且 CQ_RETRY_TIME=11b 500 ms
t(UVLO) LP UVLO 后的 CQ 和 DO 重新启用延迟(1) UVLO 后的 CQ 和 DO 重新启用延迟(1) SPI/PIN = L 或 SPI/PIN = H 且 T_UVLO=1b0 0.05 0.25 0.5 ms
t(UVLO) LP UVLO 后的 CQ 和 DO 重新启用延迟(1) UVLO 后的 CQ 和 DO 重新启用延迟(1) SPI/PIN = L 或 SPI/PIN = H 且 T_UVLO=1b1 10 30 50 ms
CQ、DI 接收器
tPLH_CQ，tPHL_CQ CQ 接收器传播延迟 请参阅接收器测试电路图和接收器时序图CL = 15pF SPI/PIN=L 或 SPI/PIN=H 且 CQ_RX_FILTER=1b0 0.2 0.36 µs
SPI/PIN=H 且 CQ_RX_FILTER=1b1 1.15 1.6 µs
tPLH_DI，tPHL_DI DI 接收器传播延迟 SPI/PIN=L 或 SPI/PIN=H 且 DI_RX_FILTER=1b0 1 1.5 µs
SPI/PIN=H 且 DI_RX_FILTER=1b1 1.8 2.7 µs
SPI 时序（CS、SCK、SDI、SDO/CUR_OK2）
tINT_TOG INT 引脚高电平/低电平时间（切换时） COUT= 10pF 100 µs
fSCK_BURST 最大 SPI 时钟频率 突发模式 10 MHz
tSCK SCK 周期 100 ns
tSCKH SCK 脉冲宽度高电平 50 ns
tSCKL SCK 脉冲宽度低电平 50 ns
fSCK 最大 SPI 时钟频率 非突发模式 12.5 MHz
tSCK SCK 周期 80 ns
tSCKH SCK 脉冲宽度高电平 40 ns
tSCKL SCK 脉冲宽度低电平 40 ns
tCSS CS 下降沿至 SCK 上升时间 20 ns
tCSH SCK 上升至 CS 上升保持时间 40 ns
tDH SDI 保持时间 10 ns
tDS SDI 设置时间 25 ns
tDO SDO 数据传播延迟 COUT= 10pF 20 ns
tDORF SDO 上升和下降时间 COUT= 10pF 20 ns
tCSPW 最小 CS 脉冲宽度（SPI 事务之间的空闲时间） 10 ns
(1) 此时 CQ/DO 输出保持高阻态

5.8 典型特性

TIOL221 电源电流与电源电压间的关系 (TX1=TX2=GND)
CQ、DO 启用但空载，推挽模式
RSETx = 10kΩ TA = 25°C
图 5-1 电源电流与电源电压间的关系 (TX1=TX2=GND)
TIOL221 CQ、DO RDSON 与温度间的关系
LP = 24V 负载 = 200mA RSETx = 10kΩ
图 5-3 CQ、DO RDSON 与温度间的关系
TIOL221 CQ、DI 接收器阈值边界
TA = 25°C
图 5-5 CQ、DI 接收器阈值边界
TIOL221 电源电流与电源电压间的关系 (TX1=TX2=VOUT)
CQ、DO 启用但空载，推挽模式
RSETx = 10kΩ TA = 25°C
图 5-2 电源电流与电源电压间的关系 (TX1=TX2=VOUT)
TIOL221 CQ、DO 电流限值与 0-5kΩ 范围内的RSETx（用于RSET中）之间的关系。TIOL221 可以拉出/灌入 IO-link 应用中生成唤醒脉冲所需的 500mA 电流。针对 0-5kΩ 范围内的RSET，TIOL221 在禁用驱动器时还会激活下拉电流源 (ILLM) 。
LP = 24V TA = 25°C
图 5-4 CQ、DO 电流限值与 0-5kΩ 范围内的RSETx(1)
1. （用于RSET中）之间的关系。TIOL221 可以拉出/灌入 IO-link 应用中生成唤醒脉冲所需的 500mA 电流。针对 0-5kΩ 范围内的RSET，TIOL221 在禁用驱动器时还会激活下拉电流源 (ILLM) 。

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale