ZHCSUX5A February   2010  – March 2024 SN65MLVD040

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  建议运行条件
    3. 5.3  热特性
    4. 5.4  封装功耗额定值
    5. 5.5  器件电气特性
    6. 5.6  驱动器电气特性
    7. 5.7  接收器电气特性
    8. 5.8  总线输入和输出电气特性
    9. 5.9  驱动器开关特性
    10. 5.10 接收器开关特性
    11. 5.11 典型特性
  7. 6 参数测量信息
    1. 6.1 等效输入和输出原理图
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 源同步系统时钟 (SSSC)
        1. 7.1.1.1 带电插入/无干扰上电/断电
  9. 8 器件和文档支持
    1. 8.1 文档支持
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

4 引脚配置和功能

SN65MLVD040 RGZ 封装（顶视图）图 4-1 RGZ 封装（顶视图）
表 4-1 引脚功能
引脚 I/O 说明
名称 编号
1D–4D 35、32、28、25 I 驱动器的数据输入
1R–4R 36、33、29、26 O 接收器的数据输出
1A–4A 47、3、9、13 总线 I/O M-LVDS 总线同相输入/输出
1B–4B 48、4、10、14 总线 I/O M-LVDS 总线反相输入/输出
GND 6、7、18、23、27、31、34、38、43 电路接地所有 GND 引脚必须连接到接地端。
VCC 2、11、15、16、24、37、45、46 电源电压。所有 VCC 引脚必须连接到电源。
1RE–4RE 40、42、19、21 I 接收器启用，低电平有效，启用单独的接收器。当该引脚保持悬空时，该引脚将在内部上拉至逻辑高电平。
1DE–4DE 1、5、8、12 I 驱动器启用，高电平有效，启用单独的驱动器。当该引脚保持悬空时，该引脚将在内部下拉至逻辑低电平。
1FSEN–4FSEN 39、41、20、22 I 失效防护启用引脚。当该引脚保持悬空时，该引脚将在内部上拉至逻辑高电平。
该引脚为相应的通道启用 2 类接收器。
xFSEN = L → 1 类接收器输入
xFSEN = H → 2 类接收器输入
PDN 30 I 关断引脚。当该引脚保持悬空时，该引脚将在内部下拉至逻辑低电平。
当 PDN 为高电平时，器件上电。
当 PDN 为低电平时，器件会覆盖所有其他控制并断电。所有输出均为高阻态。
NC 17 未连接
NC 44 未连接。内部 TI 测试引脚。该引脚必须保持未连接状态。
PowerPAD™ – 连接到 GND
表 4-2 器件功能表
接收器 驱动器
输入(1) 接收器类型 输出(1) 输入(1) 输出(1)
VID = VA – VB PDN FSEN RE R D DE A B
VID > 35mV H L L 1 类 H L H L H
−35mV ≤ VID ≤ 35mV H L L 1 类 ? H H H L
VID < 35mV H L L 1 类 L 开路 H L H
X 开路 Z Z
VID > 135mV H H L 2 类 H X L Z Z
65mV ≤ VID ≤ 135mV H H L 2 类 ?
VID < 65mV H H L 2 类 L
开路 H L L 1 类 ?
开路 H H L 2 类 L
X H X H X Z
X H X 开路 X Z
X L X X X Z
(1) H = 高电平，L = 低电平，Z = 高阻抗，X = 不用考虑，? = 不确定