ZHCSUX0A January 2025 – April 2025 TPS7B4261-Q1
PRODUCTION DATA
压降电压 (VDO) 定义为导通晶体管完全导通时 VIN – VOUT 之差。VIN 是输入电压,VOUT 是输出电压。当输入电压下降到误差放大器将导通晶体管的栅极驱动至电源轨时,就会出现这种情况。在这种情况下,控制环路没有剩余的工作余量。在该运行点,导通晶体管驱动为完全导通。压降电压直接指定器件保持稳定输出电压所需的最小 VIN−VOUT 差值。如果输入电压降至低于标称输出调节,输出电压也会下降,减少掉压降电压 (VDO)。
在压降模式下,不再调节输出电压,瞬态性能会严重下降。该器件会丢失 PSRR,并且负载瞬态可能会导致较大的输出电压偏差。
对于 CMOS 稳压器,压降电压由导通晶体管的漏源导通状态电阻 (RDS(ON)) 决定。因此,如果线性稳压器的工作电流小于最大额定输出电流 (IRATED),该电流的压降电压会相应地变化。建议运行条件 表中列出了 IRATED。以下公式用于计算器件的 RDS(ON)。
