ZHCSUX0A January   2025  – April 2025 TPS7B4261-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息 
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 跟踪器输出电压 (VOUT)
        1. 6.3.1.1 输出电压等于参考电压
        2. 6.3.1.2 输出电压小于参考电压
      2. 6.3.2 反向电流保护
      3. 6.3.3 电源正常
      4. 6.3.4 欠压锁定
      5. 6.3.5 热保护
      6. 6.3.6 电流限值
      7. 6.3.7 输出对电池短路
    4. 6.4 器件功能模式
      1. 6.4.1 正常运行
      2. 6.4.2 压降运行
      3. 6.4.3 在 VIN < 3.3V 的情况下运行
      4. 6.4.4 通过 ADJ 和 EN 控件禁用
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 压降电压
      2. 7.1.2 反向电流
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
        1. 7.2.2.1 输入和输出电容器选择
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 封装
        2. 7.4.1.2 对于改进 PSRR 和噪声性能的电路板布局布线建议
        3. 7.4.1.3 功率耗散和热效应注意事项
        4. 7.4.1.4 热性能与铜面积间的关系
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 器件命名规则
    2. 8.2 文档支持
      1. 8.2.1 相关文档
    3. 8.3 接收文档更新通知
    4. 8.4 支持资源
    5. 8.5 商标
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息
    1. 10.1 机械数据

7.2.3 应用曲线

以下几个图说明了 Rθ θJA 和 ψJB 与 HSOIC-8 (DDA) 封装铜面积和厚度之间关系的函数。这些图是使用 101.6mm × 101.6mm × 1.6mm 两层和四层印刷电路板 (PCB) 生成的。对于 2 层板，底层是尺寸恒定的接地平面，顶层的覆铜与 GND 相连并发生变化。对于 4 层电路板、第二层是恒定尺寸的接地层、第三层是恒定尺寸的电源平面。顶层和底层铜填充连接至 GND 并以相同的速率变化。对于 4 层板，内部平面使用 1oz 厚度的覆铜。外层均使用 1oz 和 2oz 铜厚度进行模拟。一个 3 × 3 阵列的热通孔具有 300µm 钻孔直径和 25µm 镀铜，位于器件下方。散热通孔连接顶层和底层，如果是 4 层板，则连接第一个内部 GND 平面。PowerPAD™热增强型封装应用手册讨论了散热通孔对热性能的影响。

TPS7B4261-Q1 RθJA 与铜面积间的关系（HSOIC-8 封装，2 层 PCB）图 7-2 RθJA 与铜面积间的关系（HSOIC-8 封装，2 层 PCB）
TPS7B4261-Q1 RθJA 与铜面积间的关系（HSOIC-8 封装，4 层 PCB）图 7-4 RθJA 与铜面积间的关系（HSOIC-8 封装，4 层 PCB）
TPS7B4261-Q1 ψJB 与铜面积间的关系（HSOIC-8 封装，2 层 PCB）图 7-3 ψJB 与铜面积间的关系（HSOIC-8 封装，2 层 PCB）
TPS7B4261-Q1 ψJB 与铜面积间的关系（HSOIC-8 封装，4 层 PCB）图 7-5 ψJB 与铜面积间的关系（HSOIC-8 封装，4 层 PCB）