ZHCSUD0C November 2024 – June 2025 TPSM82866C
PRODMIX
| 参数 | 测试条件 | 最小值 | 典型值 | 最大值 | 单位 | |
|---|---|---|---|---|---|---|
| 电源 | ||||||
| IQ_VIN | 流入 VIN 引脚的静态电流 | EN = 高电平,无负载,器件未开关 | 4 | 10 | µA | |
| IQ_VOS | 流入 VOS 引脚的静态电流 | EN = 高电平,空载,器件未开关,VVOS = 1.8V | 18 | µA | ||
| ISD | 关断电流(1) | EN = 低电平,TJ = -40℃ 至 85℃ |
0.24 | 1 | µA | |
| VUVLO | 欠压锁定阈值 | VIN 上升 | 2.2 | 2.3 | 2.4 | V |
| VIN 下降 | 2.1 | 2.2 | 2.3 | V | ||
| TJW | 热警告阈值 | TJ 上升 | 130 | °C | ||
| 热警告迟滞 | TJ 下降 | 20 | °C | |||
| TJSD | 热关断阈值 | TJ 上升 | 150 | °C | ||
| 热关断迟滞 | TJ 下降 | 20 | °C | |||
| 逻辑接口 | ||||||
| VIH | EN、SCL、SDA 和 VSET/VID 上的高电平输入阈值电压 | 0.84 | V | |||
| VIL | EN、SCL、SDA 和 VSET/VID 上的低电平输入阈值电压 | 0.4 | V | |||
| ISCL,LKG | 流入 SCL 引脚的输入漏电流 | 0.01 | 0.8 | µA | ||
| ISDA,LKG | 流入 SDA 引脚的输入漏电流 | 0.01 | 0.1 | µA | ||
| IEN,LKG | 流入 EN 引脚的输入漏电流 | 0.01 | 0.1 | µA | ||
| CSCL | SCL 处的寄生电容 | 1 | pF | |||
| CSDA | SDA 处的寄生电容 | 2.4 | pF | |||
| 启动,电源正常 | ||||||
| tDelay | 启用延迟时间 | 在 VSET/VID 和 GND 之间连接 249kΩ 电阻器的情况下,从 EN 高电平到器件开始开关的时间 | 420 | 650 | 1100 | µs |
| VPG(low) | 电源正常下限阈值 | VOUT 以 VOUT(nominal) 为基准 | 85 | 91 | 96 | % |
| VPG(high) | 电源正常上限阈值 | VOUT 以 VOUT(nominal) 为基准 | 103 | 111 | 120 | % |
| VPG,OH | 高电平输出电压 | Vin | V | |||
| tPG,DLY | 电源正常延迟 | 上升沿和下降沿 | 34 | µs | ||
| 输出 | ||||||
| VOUT | 输出电压精度 | FPWM,空载,TJ = 0°C 至 85°C | -1 | 1 | % | |
| FPWM,空载 | -2 | 2 | % | |||
| IVOS,LKG | 流入 VOS 引脚的输入漏电流 | EN = 低电平,禁用输出放电,VVOS = 1.8V | 0.2 | 2.5 | µA | |
| RDIS | VOS 引脚上的输出放电电阻 | 3.5 | Ω | |||
| 负载调整率 | VOUT = 0.9V,FPWM | 0.04 | %/A | |||
| 电源开关 | ||||||
| RDP | 压降电阻 |
100% 模式。VIN = 3.3V,TJ = 25°C | 26 | mΩ | ||
| ILIM | 高侧 FET 正向电流限制 | TPSM82864xx | 5 | 5.5 | 6 | A |
| TPSM82866xx | 7 | 7.9 | 9 | A | ||
| 低侧 FET 正向电流限制 | TPSM82864xx | 4.5 | A | |||
| TPSM82866xx | 6.5 | A | ||||
| 低侧 FET 负电流限制 | -3 | A | ||||
| fSW | PWM 开关频率 | IOUT = 1A,VOUT = 0.9V | 2.4 | MHz | ||