ZHCSUD0C November 2024 – June 2025 TPSM82866C
PRODMIX
TPSM8286xExx 模块版本是具有 VSET/PG 引脚(而不是 VSET/VID 引脚)的器件选项,如 节 4 所示。
经过使能延迟 (tDelay) 后,器件开始将输出电压与 VOUT 寄存器 1 内配置的值进行比较。表 7-2 显示了 VSET/PG 引脚的逻辑电平。该引脚被驱动至高电平,达到与输入电压相同的电平,用作逻辑高电平。该引脚由外部电阻器拉至 GND,用作逻辑低电平。
对于 VSET/PG 选项器件,请注意以下几点:
在正常运行期间,VSET/PG 在信号变为高电平或低电平之前,具有 34µs 抗尖峰脉冲时间。请参阅 图 7-3。在启动过程中,当输出电压达到标称电压后,VSET/PG 的延迟时间为 200μs。
| 器件条件 | 逻辑状态 | ||
|---|---|---|---|
| 高电平 | 低电平 | ||
| 启用 | 0.91 × VOUT_NOM ≤ VVOUT ≤ 1.11 × VOUT_NOM | √ | |
| VVOUT < 0.91 × VOUT_NOM 或 VVOUT > 1.11 × VOUT_NOM | √ | ||
| 关断 | EN = 低电平 | √ | |
| 热关断 | TJ > TJSD | √ | |
| UVLO | 1.8V < VIN < VUVLO | √ | |
| 电源移除 | VIN < 1.8V | 未定义 | |