ZHCSTL4D October 2023 – January 2026 MSPM0C1103 , MSPM0C1104
PRODUCTION DATA
TI 建议将 10µF 和 0.1µF 的低 ESR 陶瓷去耦电容组合连接至 VDD 和 VSS 引脚。可以使用值更大的电容,但可能会影响电源轨斜升时间。去耦电容必须尽可能靠近引脚(几毫米范围内)。
对于某些型号,PA1 和 NRST 采用双键合。如果用作 NRST,必须连接一个外部 47kΩ 上拉电阻和一个 10nF 下拉电容。
对于 5V 容限开漏 (ODIO),如果使用 ODIO,则需要一个上拉电阻来为 I2C 和 UART 功能输出高电平。