ZHCSTL4D October   2023  – January 2026 MSPM0C1103 , MSPM0C1104

PRODUCTION DATA  

  1.   1
  2. 特性
  3. 应用
  4. 说明
  5. 功能方框图
  6. 器件比较
  7. 引脚配置和功能
    1. 6.1 引脚图
    2. 6.2 引脚属性
    3. 6.3 信号说明
    4. 6.4 未使用引脚的连接
  8. 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  建议运行条件
    4. 7.4  热性能信息
    5. 7.5  电源电流特性
      1. 7.5.1 运行/睡眠模式
      2. 7.5.2 停止/待机模式
      3. 7.5.3 关断模式
    6. 7.6  电源时序
      1. 7.6.1 POR 和 BOR
      2. 7.6.2 电源斜坡
    7. 7.7  闪存特性
    8. 7.8  时序特性
    9. 7.9  时钟规范
      1. 7.9.1 系统振荡器 (SYSOSC)
      2. 7.9.2 低频振荡器 (LFOSC)
    10. 7.10 数字 IO
      1. 7.10.1 电气特性
      2. 7.10.2 开关特性
    11. 7.11 ADC
      1. 7.11.1 电气特性
      2. 7.11.2 开关特性
      3. 7.11.3 线性参数
      4. 7.11.4 典型连接图
    12. 7.12 温度传感器
    13. 7.13 VREF
      1. 7.13.1 电压特性
      2. 7.13.2 电气特性
    14. 7.14 I2C
      1. 7.14.1 I2C 特性
      2. 7.14.2 I2C 滤波器
      3. 7.14.3 I2C 时序图
    15. 7.15 SPI
      1. 7.15.1 SPI
      2. 7.15.2 SPI 时序图
    16. 7.16 UART
    17. 7.17 TIMx
    18. 7.18 窗口看门狗特性
    19. 7.19 仿真和调试
      1. 7.19.1 SWD 时序
  9. 详细说明
    1. 8.1  CPU
    2. 8.2  工作模式
      1. 8.2.1 不同工作模式下的功能 (MSPM0C110x)
    3. 8.3  电源管理单元 (PMU)
    4. 8.4  时钟模块 (CKM)
    5. 8.5  DMA
    6. 8.6  事件
    7. 8.7  内存
      1. 8.7.1 内存组织
      2. 8.7.2 外设文件映射
      3. 8.7.3 外设中断向量
    8. 8.8  闪存存储器
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度传感器
    14. 8.14 VREF
    15. 8.15 CRC
    16. 8.16 UART
    17. 8.17 SPI
    18. 8.18 I2C
    19. 8.19 WWDT
    20. 8.20 计时器 (TIMx)
    21. 8.21 器件模拟连接
    22. 8.22 输入/输出图
    23. 8.23 串行线调试接口
    24. 8.24 器件出厂常量
    25. 8.25 标识
  10. 应用、实施和布局
    1. 9.1 典型应用
      1. 9.1.1 原理图
  11. 10器件和文档支持
    1. 10.1 器件命名规则
    2. 10.2 工具与软件
    3. 10.3 文档支持
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

SRAM

MSPM0Cxx MCU 包含一个低功耗高性能 SRAM 存储器,可在器件支持的 CPU 频率范围内实现零等待状态访问。SRAM 存储器可用于存储易失性信息,例如调用栈、堆、全局数据和代码。SRAM 存储器内容在 RUN、SLEEP、STOP 和 STANDBY 工作模式下完全保留,并在关断模式下丢失。该器件提供写保护机制,允许应用程序以 1KB 的分辨率对 SRAM 存储器进行动态写保护。当将可执行代码放入 SRAM 时,写保护很有用,可针对 CPU 或 DMA 无意覆盖代码提供一定程度的保护。将代码放置在 SRAM 中可以通过实现零等待状态操作和降低功耗来提高关键循环的性能。