ZHCSRW0D February   2023  – August 2026 AM68 , AM68A

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
    1. 3.1 功能方框图
  5. 4 器件比较
    1. 4.1 相关产品
  6. 5 端子配置和功能
    1. 5.1 引脚图
    2. 5.2 引脚属性
      1.      11
      2.      12
    3. 5.3 信号说明
      1.      14
      2. 5.3.1  ADC
        1. 5.3.1.1 MCU 域
          1.        17
          2.        18
          3.        19
      3. 5.3.2  DDRSS
        1. 5.3.2.1 MAIN 域
          1.        22
          2.        23
      4. 5.3.3  GPIO
        1. 5.3.3.1 MAIN 域
          1.        26
        2. 5.3.3.2 WKUP 域
          1.        28
      5. 5.3.4  I2C
        1. 5.3.4.1 MAIN 域
          1.        31
          2.        32
          3.        33
          4.        34
          5.        35
          6.        36
          7.        37
        2. 5.3.4.2 MCU 域
          1.        39
          2.        40
        3. 5.3.4.3 WKUP 域
          1.        42
      6. 5.3.5  I3C
        1. 5.3.5.1 MCU 域
          1.        45
      7. 5.3.6  MCAN
        1. 5.3.6.1 MAIN 域
          1.        48
          2.        49
          3.        50
          4.        51
          5.        52
          6.        53
          7.        54
          8.        55
          9.        56
          10.        57
          11.        58
          12.        59
          13.        60
          14.        61
          15.        62
          16.        63
          17.        64
          18.        65
        2. 5.3.6.2 MCU 域
          1.        67
          2.        68
      8. 5.3.7  MCSPI
        1. 5.3.7.1 MAIN 域
          1.        71
          2.        72
          3.        73
          4.        74
          5.        75
          6.        76
          7.        77
        2. 5.3.7.2 MCU 域
          1.        79
          2.        80
      9. 5.3.8  UART
        1. 5.3.8.1 MAIN 域
          1.        83
          2.        84
          3.        85
          4.        86
          5.        87
          6.        88
          7.        89
          8.        90
          9.        91
          10.        92
        2. 5.3.8.2 MCU 域
          1.        94
        3. 5.3.8.3 WKUP 域
          1.        96
      10. 5.3.9  MDIO
        1. 5.3.9.1 MAIN 域
          1.        99
        2. 5.3.9.2 MCU 域
          1.        101
      11. 5.3.10 CPSW2G
        1. 5.3.10.1 MAIN 域
          1.        104
        2. 5.3.10.2 MCU 域
          1.        106
      12. 5.3.11 ECAP
        1. 5.3.11.1 MAIN 域
          1.        109
          2.        110
          3.        111
      13. 5.3.12 EQEP
        1. 5.3.12.1 MAIN 域
          1.        114
          2.        115
          3.        116
      14. 5.3.13 EPWM
        1. 5.3.13.1 MAIN 域
          1.        119
          2.        120
          3.        121
          4.        122
          5.        123
          6.        124
          7.        125
      15. 5.3.14 USB
        1. 5.3.14.1 MAIN 域
          1.        128
      16. 5.3.15 显示端口
        1. 5.3.15.1 MAIN 域
          1.        131
      17. 5.3.16 HyperLink
        1. 5.3.16.1 MAIN 域
          1.        134
          2.        135
          3.        136
      18. 5.3.17 PCIE
        1. 5.3.17.1 MAIN 域
          1.        139
      19. 5.3.18 SERDES
        1. 5.3.18.1 MAIN 域
          1.        142
      20. 5.3.19 DSI
        1. 5.3.19.1 MAIN 域
          1.        145
          2.        146
      21. 5.3.20 CSI
        1. 5.3.20.1 MAIN 域
          1.        149
          2.        150
      22. 5.3.21 MCASP
        1. 5.3.21.1 MAIN 域
          1.        153
          2.        154
          3.        155
          4.        156
          5.        157
      23. 5.3.22 DMTIMER
        1. 5.3.22.1 MAIN 域
          1.        160
        2. 5.3.22.2 MCU 域
          1.        162
      24. 5.3.23 CPTS
        1. 5.3.23.1 MAIN 域
          1.        165
        2. 5.3.23.2 MCU 域
          1.        167
      25. 5.3.24 DSS
        1. 5.3.24.1 MAIN 域
          1.        170
      26. 5.3.25 GPMC
        1. 5.3.25.1 MAIN 域
          1.        173
      27. 5.3.26 MMC
        1. 5.3.26.1 MAIN 域
          1.        176
          2.        177
      28. 5.3.27 OSPI
        1. 5.3.27.1 MCU 域
          1.        180
          2.        181
      29. 5.3.28 Hyperbus
        1. 5.3.28.1 MCU 域
          1.        184
      30. 5.3.29 仿真和调试
        1. 5.3.29.1 MAIN 域
          1.        187
          2.        188
      31. 5.3.30 系统和其他
        1. 5.3.30.1 启动模式配置
          1.        191
        2. 5.3.30.2 时钟
          1.        193
          2.        194
        3. 5.3.30.3 系统
          1.        196
          2.        197
        4. 5.3.30.4 EFUSE
          1.        199
        5. 5.3.30.5 VMON
          1.        201
      32. 5.3.31 电源
        1.       203
    4. 5.4 未使用引脚的连接
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  通电时间 (POH) 限制
    5. 6.5  运行性能点
    6. 6.6  电气特性
      1. 6.6.1  I2C 开漏失效防护 (I2C OD FS) 电气特性
      2. 6.6.2  失效防护复位（FS 复位）电气特性
      3. 6.6.3  HFOSC/LFOSC 电气特性
      4. 6.6.4  eMMCPHY 电气特性
      5. 6.6.5  SDIO 电气特性
      6. 6.6.6  CSI2/DSI D-PHY 电气特性
      7. 6.6.7  ADC12B 电气特性
      8. 6.6.8  LVCMOS 电气特性
      9. 6.6.9  USB2PHY 电气特性
      10. 6.6.10 串行器/解串器 2-L-PHY/4-L-PHY 电气特性
      11. 6.6.11 UFS M-PHY 电气特性
      12. 6.6.12 eDP/DP AUX-PHY 电气特性
      13. 6.6.13 DDR0 电气特性
    7. 6.7  一次性可编程 (OTP) 电子保险丝的 VPP 规格
      1. 6.7.1 OTP 电子保险丝编程的建议运行条件
      2. 6.7.2 硬件要求
      3. 6.7.3 编程序列
      4. 6.7.4 对硬件保修的影响
    8. 6.8  热阻特性
      1. 6.8.1 ALZ 封装的热阻特性
    9. 6.9  温度传感器特性
    10. 6.10 时序和开关特性
      1. 6.10.1 时序参数和信息
      2. 6.10.2 电源时序控制
        1. 6.10.2.1  电源压摆率要求
        2. 6.10.2.2  组合式 MCU 域和 Main 域上电时序
        3. 6.10.2.3  组合式 MCU 域和 Main 域下电时序 - 选项 1
        4. 6.10.2.4  组合式 MCU 域和 Main 域下电时序 - 选项 2
        5. 6.10.2.5  隔离式 MCU 域和 Main 域上电时序
        6. 6.10.2.6  隔离式 MCU 域和 Main 域下电时序 - 选项 1
        7. 6.10.2.7  隔离式 MCU 域和 Main 域下电时序 - 选项 2
        8. 6.10.2.8  独立的 MCU 域和 Main 域，仅 MCU 时序的进入和退出
        9. 6.10.2.9  独立的 MCU 域和 Main 域，DDR 保持状态的进入和退出
        10. 6.10.2.10 独立的 MCU 域和 Main 域，GPIO 保持时序的进入和退出
      3. 6.10.3 系统时序
        1. 6.10.3.1 复位时序
        2. 6.10.3.2 安全信号时序
        3. 6.10.3.3 时钟时序
      4. 6.10.4 时钟规格
        1. 6.10.4.1 输入和输出时钟/振荡器
          1. 6.10.4.1.1 WKUP_OSC0 内部振荡器时钟源
            1. 6.10.4.1.1.1 负载电容
            2. 6.10.4.1.1.2 并联电容
          2. 6.10.4.1.2 WKUP_OSC0 LVCMOS 数字时钟源
          3. 6.10.4.1.3 辅助 OSC1 内部振荡器时钟源
            1. 6.10.4.1.3.1 负载电容
            2. 6.10.4.1.3.2 并联电容
          4. 6.10.4.1.4 辅助 OSC1 LVCMOS 数字时钟源
          5. 6.10.4.1.5 未使用辅助 OSC1
        2. 6.10.4.2 输出时钟
        3. 6.10.4.3 PLL
        4. 6.10.4.4 模块和外设时钟频率
      5. 6.10.5 外设
        1. 6.10.5.1  ATL
          1. 6.10.5.1.1 ATL_PCLK 时序要求
          2. 6.10.5.1.2 ‌ATL_AWS[x] 时序要求
          3. 6.10.5.1.3 ‌ATL_BWS[x] 时序要求
          4. 6.10.5.1.4 ‌ATCLK[x] 开关特性
        2. 6.10.5.2  CPSW2G
          1. 6.10.5.2.1 CPSW2G MDIO 接口时序
          2. 6.10.5.2.2 CPSW2G RMII 时序
            1. 6.10.5.2.2.1 CPSW2G RMII[x]_REF_CLK 时序要求 - RMII 模式
            2. 6.10.5.2.2.2 CPSW2G RMII[x]_RXD[1:0]、RMII[x]_CRS_DV 和 RMII[x]_RX_ER 时序要求 - RMII 模式
            3. 6.10.5.2.2.3 CPSW2G RMII[x]_TXD[1:0] 和 RMII[x]_TX_EN 开关特性 - RMII 模式
          3. 6.10.5.2.3 CPSW2G RGMII 时序
            1. 6.10.5.2.3.1 RGMII[x]_RXC 时序要求 - RGMII 模式
            2. 6.10.5.2.3.2 RGMII[x]_RD[3:0] 和 RGMII[x]_RCTL 的 CPSW2G 时序要求 - RGMII 模式
            3. 6.10.5.2.3.3 CPSW2G RGMII[x]_TXC 开关特性 - RGMII 模式
            4. 6.10.5.2.3.4 RGMII[x]_TD[3:0] 和 RGMII[x]_TX_CTL 开关特性 - RGMII 模式
        3. 6.10.5.3  CSI-2
        4. 6.10.5.4  DDRSS
        5. 6.10.5.5  DSS
        6. 6.10.5.6  eCAP
          1. 6.10.5.6.1 eCAP 的时序要求
          2. 6.10.5.6.2 eCAP 的开关特性
        7. 6.10.5.7  EPWM
          1. 6.10.5.7.1 eHRPWM 的时序要求
          2. 6.10.5.7.2 eHRPWM 的开关特性
        8. 6.10.5.8  eQEP
          1. 6.10.5.8.1 eQEP 的时序要求
          2. 6.10.5.8.2 eQEP 的开关特性
        9. 6.10.5.9  GPIO
          1. 6.10.5.9.1 GPIO 时序要求
          2. 6.10.5.9.2 GPIO 开关特性
        10. 6.10.5.10 GPMC
          1. 6.10.5.10.1 GPMC 和 NOR 闪存 - 同步模式
            1. 6.10.5.10.1.1 GPMC 和 NOR 闪存时序要求 - 同步模式
            2. 6.10.5.10.1.2 GPMC 和 NOR 闪存开关特性 - 同步模式
          2. 6.10.5.10.2 GPMC 和 NOR 闪存 - 异步模式
            1. 6.10.5.10.2.1 GPMC 和 NOR 闪存时序要求 - 异步模式
            2. 6.10.5.10.2.2 GPMC 和 NOR 闪存开关特性 - 异步模式
          3. 6.10.5.10.3 GPMC 和 NAND 闪存 - 异步模式
            1. 6.10.5.10.3.1 GPMC 和 NAND 闪存时序要求 - 异步模式
            2. 6.10.5.10.3.2 GPMC 和 NAND 闪存开关特性 - 异步模式
          4. 6.10.5.10.4 GPMC0 IOSET
        11. 6.10.5.11 HyperBus
          1. 6.10.5.11.1 HyperBus 的时序要求
          2. 6.10.5.11.2 HyperBus 166MHz 开关特性
          3. 6.10.5.11.3 HyperBus 100MHz 开关特性
        12. 6.10.5.12 I2C
        13. 6.10.5.13 I3C
        14. 6.10.5.14 MCAN
        15. 6.10.5.15 MCASP
        16. 6.10.5.16 MCSPI
          1. 6.10.5.16.1 MCSPI - 控制器模式
          2. 6.10.5.16.2 MCSPI - 外设模式
        17. 6.10.5.17 MMCSD
          1. 6.10.5.17.1 MMC0 - eMMC 接口
            1. 6.10.5.17.1.1 旧 SDR 模式
            2. 6.10.5.17.1.2 高速 SDR 模式
            3. 6.10.5.17.1.3 高速 DDR 模式
            4. 6.10.5.17.1.4 HS200 模式
            5. 6.10.5.17.1.5 HS400 模式
          2. 6.10.5.17.2 MMC1 - SD/SDIO 接口
            1. 6.10.5.17.2.1 默认速度模式
            2. 6.10.5.17.2.2 高速模式
            3. 6.10.5.17.2.3 UHS-I SDR12 模式
            4. 6.10.5.17.2.4 UHS-I SDR25 模式
            5. 6.10.5.17.2.5 UHS-I SDR50 模式
            6. 6.10.5.17.2.6 UHS-I DDR50 模式
            7. 6.10.5.17.2.7 UHS-I SDR104 模式
        18. 6.10.5.18 CPTS
          1. 6.10.5.18.1 CPTS 时序要求
          2. 6.10.5.18.2 CPTS 开关特性
        19. 6.10.5.19 OSPI
          1. 6.10.5.19.1 OSPI0/1 PHY 模式
            1. 6.10.5.19.1.1 具有 PHY 数据训练的 OSPI0/1
            2. 6.10.5.19.1.2 无数据训练的 OSPI
              1. 6.10.5.19.1.2.1 OSPI 时序要求 - SDR 模式
              2. 6.10.5.19.1.2.2 OSPI 开关特性 - SDR 模式
              3. 6.10.5.19.1.2.3 OSPI 时序要求 - DDR 模式
              4. 6.10.5.19.1.2.4 OSPI 开关特性 - PHY DDR 模式
          2. 6.10.5.19.2 OSPI0/1 Tap 模式
            1. 6.10.5.19.2.1 OSPI0 Tap SDR 时序
            2. 6.10.5.19.2.2 OSPI0 Tap DDR 时序
        20. 6.10.5.20 PCIE
        21. 6.10.5.21 计时器
          1. 6.10.5.21.1 计时器的时序要求
          2. 6.10.5.21.2 计时器的开关特性
        22. 6.10.5.22 UART
          1. 6.10.5.22.1 UART 的时序要求
          2. 6.10.5.22.2 UART 开关特性
        23. 6.10.5.23 USB
      6. 6.10.6 仿真和调试
        1. 6.10.6.1 迹线
        2. 6.10.6.2 JTAG
          1. 6.10.6.2.1 JTAG 电气数据和时序
            1. 6.10.6.2.1.1 JTAG 时序要求
            2. 6.10.6.2.1.2 JTAG 开关特性
  8. 7 应用、实施和布局
    1. 7.1 器件连接和布局基本准则
      1. 7.1.1 电源去耦和大容量电容
        1. 7.1.1.1 配电网络实施指南
      2. 7.1.2 外部振荡器
      3. 7.1.3 JTAG 和 EMU
      4. 7.1.4 复位
      5. 7.1.5 未使用的引脚
      6. 7.1.6 JacintoTM 7 器件硬件设计指南
    2. 7.2 外设和接口的相关设计信息
      1. 7.2.1 LPDDR4 电路板设计和布局布线指南
      2. 7.2.2 OSPI 和 QSPI 电路板设计和布局指南
        1. 7.2.2.1 无环回和内部焊盘环回
        2. 7.2.2.2 外部电路板环回
        3. 7.2.2.3 DQS（仅适用于八路闪存器件）
      3. 7.2.3 USB VBUS 设计指南
      4. 7.2.4 使用 VMON/POK 的系统电源监测设计指南
      5. 7.2.5 高速差分信号布线指南
      6. 7.2.6 散热解决方案指导
  9. 8 器件和文档支持
    1. 8.1 器件命名规则
      1. 8.1.1 标准封装编号法
      2. 8.1.2 器件命名约定
    2. 8.2 工具与软件
    3. 8.3 文档支持
    4. 8.4 商标
    5. 8.5 支持资源
    6. 8.6 静电放电警告
    7. 8.7 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息
    1. 10.1 封装信息

6.6.13 DDR0 电气特性

注：

DDR 接口与符合 JESD209-4B 标准的 LPDDR4 SDRAM 器件兼容。