ZHCSQO1F June   2022  – January 2025 LM5177

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 处理额定值
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 参数测量信息
    1. 6.1 栅极驱动器上升时间和下降时间
    2. 6.2 栅极驱动器死区（转换）时间
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  上电复位（POR 系统）
      2. 7.3.2  降压/升压控制方案
        1. 7.3.2.1 升压模式
        2. 7.3.2.2 降压模式
        3. 7.3.2.3 降压/升压模式
      3. 7.3.3  节能模式
      4. 7.3.4  电源电压选择 – VMAX 开关
      5. 7.3.5  使能和欠压锁定
      6. 7.3.6  振荡器频率选择
      7. 7.3.7  频率同步
      8. 7.3.8  电压调节环路
      9. 7.3.9  输出电压跟踪
      10. 7.3.10 斜率补偿
      11. 7.3.11 可配置软启动
      12. 7.3.12 峰值电流传感器
      13. 7.3.13 电流监控和电流限制控制环路
      14. 7.3.14 短路 - 断续保护
      15. 7.3.15 nFLT 引脚和保护
      16. 7.3.16 器件配置引脚
      17. 7.3.17 双随机展频 - DRSS
      18. 7.3.18 栅极驱动器
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1  使用 WEBENCH 工具创建定制设计方案
        2. 8.2.2.2  频率
        3. 8.2.2.3  反馈分压器
        4. 8.2.2.4  电感器和电流检测电阻器选型
        5. 8.2.2.5  斜率补偿
        6. 8.2.2.6  输出电容器
        7. 8.2.2.7  输入电容器
        8. 8.2.2.8  UVLO 分压器
        9. 8.2.2.9  软启动电容器
        10. 8.2.2.10 MOSFET QH1 和 QL1
        11. 8.2.2.11 MOSFET QH2 和 QL2
        12. 8.2.2.12 频率补偿
        13. 8.2.2.13 外部元件选型
      3. 8.2.3 应用曲线
  10. 9 电源相关建议
  11. 10布局
    1. 10.1 布局指南
      1. 10.1.1 功率级布局
      2. 10.1.2 栅极驱动器布局
      3. 10.1.3 控制器布局
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 第三方产品免责声明
      2. 11.1.2 开发支持
        1. 11.1.2.1 使用 WEBENCH 工具创建定制设计方案
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

7.3.5 使能和欠压锁定

LM51770 具有一个使能和欠压锁定 (UVLO) 双重功能引脚。一旦该引脚电压高于 VT+(EN) 阈值，内部器件逻辑和基准系统就会上电。当满足该条件时，器件即处于待机模式。如果 EN/UVLO 引脚电压低于 VT-(EN) 阈值，则器件处于关断模式以节省静态电流。有关器件运行模式的说明，请查找节 7.4。

器件的这一功能可检测功率级的低输入电压情况，以避免发生欠压。检测阈值以及所需的迟滞可通过 EN/UVLO 引脚上的外部分压器进行调整。

如果 EN/UVLO 引脚电压高于 VT+(EN) 阈值，则 UVLO 迟滞的内部电流源处于活动状态。如果 EN/UVLO 引脚电压高于 VT+(UVLO) 阈值，则 UVLO 迟滞的内部电流源处于关闭状态。

UVLO 具有用于关断的内部延迟时间 (td(UVLO))，以避免由于 UVLO 检测引脚上的输入噪声而导致转换器发生任何意外的关断。在延迟时间 td(UVLO) 内，EN/UVLO 引脚上的电压必须低于 VT-(UVLO) 阈值。满足这些条件后，器件逻辑将立即停止运行转换器。

UVLO 阈值通常由 VIN 和 AGND 之间的电阻分压器进行设置。有效导通阈值使用方程式 1 进行计算。UVLO 导通阈值和关断阈值之间的迟滞通过上电阻和内部迟滞电流进行设置。

方程式 1. V ( V I N , I T + , U V L O ) = V I T + U V L O × 1 + R U V L O , t o p R U V L O , b o t +   R U V L O , t o p   × I ( U V L O , h y s t )

其中

  • R(UVLO,top) 是上电阻。
  • R(UVLO,bot) 是分压器中的下电阻。