ZHCSPE6AB June   2000  – October 2025 SN74LVC1G06

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性：-40°C 至 +85°C
    7. 5.7 开关特性：-40°C 至 +125°C
    8. 5.8 工作特性
    9. 5.9 典型特性
  7.   参数测量信息
  8. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 CMOS 开漏输出
      2. 6.3.2 标准 CMOS 输入
      3. 6.3.3 负钳位二极管
      4. 6.3.4 局部断电 (Ioff)
      5. 6.3.5 过压耐受输入
    4. 6.4 器件功能模式
  9. 7 应用和实施
    1. 7.1 应用信息
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  10. 8 器件和文档支持
    1. 8.1 接收文档更新通知
    2. 8.2 支持资源
    3. 8.3 商标
    4. 8.4 静电放电警告
    5. 8.5 术语表
  11. 9 修订历史记录
  12. 10机械、封装和可订购信息

4 引脚配置和功能

SN74LVC1G06 DBV 封装5 引脚 SOT-23顶视图图 4-1 DBV 封装5 引脚 SOT-23顶视图
SN74LVC1G06 DCK 封装5 引脚 SC70顶视图图 4-3 DCK 封装5 引脚 SC70顶视图
SN74LVC1G06 DRY 封装6 引脚 SON顶视图图 4-5 DRY 封装6 引脚 SON顶视图
SN74LVC1G06 YZP 封装5 引脚 DSBGA顶视图图 4-7 YZP 封装5 引脚 DSBGA顶视图
SN74LVC1G06 DRL 封装5 引脚 SOT-5X3顶视图图 4-2 DRL 封装5 引脚 SOT-5X3顶视图
SN74LVC1G06 DPW 封装5 引脚 X2SON顶视图图 4-4 DPW 封装5 引脚 X2SON顶视图
SN74LVC1G06 DSF 封装6 引脚 SON顶视图图 4-6 DSF 封装6 引脚 SON顶视图
SN74LVC1G06 YZV 封装4 引脚 DSBGA顶视图图 4-8 YZV 封装4 引脚 DSBGA顶视图
表 4-1 引脚功能(2)
引脚 I/O 说明
名称 DBV、DCK、DRL、DPW DRY、DSF YZP YZV
A 2 2 B1 A1 I 输入
DNU — — A1 — — 请勿使用
GND 3 3 C1 B1 — 接地
NC(1) 1 1 — — — 未连接
5
VCC 5 6 A2 A2 — 电源引脚
Y 4 4 C2 B2 O 输出
(1) NC – 无内部连接
(2) 请参阅机械制图，了解尺寸。