ZHCSMW2C December   2021  – November 2025 LM5123-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 说明（续）
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  器件启用/禁用（EN，VH 引脚）
      2. 7.3.2  高压 VCC 稳压器（BIAS、VCC 引脚）
      3. 7.3.3  轻负载开关模式选择（MODE 引脚）
      4. 7.3.4  选择 VOUT 范围（RANGE 引脚）
      5. 7.3.5  线路欠压锁定（UVLO 引脚）
      6. 7.3.6  使用 VCC 保持功能快速重启（VH 引脚）
      7. 7.3.7  可调节的输出调节目标（VOUT、TRK 和 VREF 引脚）
      8. 7.3.8  过压保护（VOUT 引脚）
      9. 7.3.9  电源正常状态指示（PGOOD 引脚）
      10. 7.3.10 动态可编程开关频率 (RT)
      11. 7.3.11 外部时钟同步（SYNC 引脚）
      12. 7.3.12 可编程展频（DITHER 引脚）
      13. 7.3.13 可编程软启动（SS 引脚）
      14. 7.3.14 宽带宽跨导误差放大器和 PWM（TRK，COMP 引脚）
      15. 7.3.15 电流检测和斜率补偿（CSP，CSN 引脚）
      16. 7.3.16 恒定峰值电流限制（CSP，CSN 引脚）
      17. 7.3.17 最大占空比和最小可控导通时间限制
      18. 7.3.18 深度睡眠模式和旁路操作（HO，CP 引脚）
      19. 7.3.19 MOSFET 驱动器、集成式自举二极管和断续模式故障保护（LO、HO、HB 引脚）
      20. 7.3.20 热关断保护
    4. 7.4 器件功能模式
      1. 7.4.1 器件状态
        1. 7.4.1.1 关断模式
        2. 7.4.1.2 配置模式
        3. 7.4.1.3 工作模式
        4. 7.4.1.4 睡眠模式
        5. 7.4.1.5 深度睡眠模式
      2. 7.4.2 轻负载开关模式
        1. 7.4.2.1 强制 PWM (FPWM) 模式
        2. 7.4.2.2 二极管仿真 (DE) 模式
        3. 7.4.2.3 FPWM 模式下的强制二极管仿真操作
        4. 7.4.2.4 跳跃模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 应用理念
      3. 8.2.3 应用曲线
    3. 8.3 系统示例
  10. 9 电源相关建议
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 第三方产品免责声明
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

7.3.1 器件启用/禁用（EN，VH 引脚）

在 EN 小于 EN 阈值 (VEN) 且 VH 小于 SYNC 阈值 (VSYNC) 时，将关断器件。在 EN 大于 VEN 或 VH 大于 VSYNC 时，启用器件。在器件关断之前，VH 引脚提供 40μs 内部延迟。

在关断期间，EN 引脚上的 33kΩ 内部下拉电阻器连接到 GND，以防止引脚悬空时误导通。一旦 EN 超过 EN 阈值 (VEN)，33kΩ 电阻器就会断开，并启用 IUVLO-HYS 电流源以实现 UVLO 功能。IUVLO-HYS 电流旨在避免 EN 阈值电压附近的抖动。

LM5123-Q1 EN/UVLO 电路图 7-1 EN/UVLO 电路