ZHCSM33D February   2022  – January 2025 TMP1826

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 说明（续）
  6. 5 器件比较
  7. 6 引脚配置和功能
  8. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议运行条件
    4. 7.4 热性能信息
    5. 7.5 电气特性
    6. 7.6 1-Wire® 接口时序
    7. 7.7 EEPROM 特性
    8. 7.8 时序图
    9. 7.9 典型特性
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  上电
      2. 8.3.2  电源模式开关
      3. 8.3.3  总线上拉电阻器
      4. 8.3.4  温度结果
      5. 8.3.5  温度偏移
      6. 8.3.6  温度警报
      7. 8.3.7  标准器件地址
        1. 8.3.7.1 唯一 64 位器件地址和 ID
      8. 8.3.8  灵活器件地址
        1. 8.3.8.1 非易失性短地址
        2. 8.3.8.2 IO 硬件地址
        3. 8.3.8.3 电阻地址
        4. 8.3.8.4 合并的 IO 和电阻地址
      9. 8.3.9  CRC 生成
      10. 8.3.10 功能寄存器映射
      11. 8.3.11 用户存储器映射
      12. 8.3.12 位通信
        1. 8.3.12.1 主机写入，器件读取
        2. 8.3.12.2 主机读取，器件写入
      13. 8.3.13 总线速度
      14. 8.3.14 NIST 可追溯性
    4. 8.4 器件功能模式
      1. 8.4.1 转换模式
        1. 8.4.1.1 基本单次转换模式
        2. 8.4.1.2 自动转换模式
        3. 8.4.1.3 堆叠式转换模式
        4. 8.4.1.4 连续转换模式
      2. 8.4.2 警报功能
        1. 8.4.2.1 警报模式
        2. 8.4.2.2 比较器模式
      3. 8.4.3 1-Wire® 接口通信
        1. 8.4.3.1 总线复位相
        2. 8.4.3.2 地址相
          1. 8.4.3.2.1 READADDR (33h)
          2. 8.4.3.2.2 MATCHADDR (55h)
          3. 8.4.3.2.3 SEARCHADDR (F0h)
          4. 8.4.3.2.4 ALERTSEARCH (ECh)
          5. 8.4.3.2.5 SKIPADDR (CCh)
          6. 8.4.3.2.6 OVD SKIPADDR (3Ch)
          7. 8.4.3.2.7 OVD MATCHADDR (69h)
          8. 8.4.3.2.8 FLEXADDR (0Fh)
        3. 8.4.3.3 功能相
          1. 8.4.3.3.1  CONVERTTEMP (44h)
          2. 8.4.3.3.2  WRITE SCRATCHPAD-1 (4Eh)
          3. 8.4.3.3.3  READ SCRATCHPAD-1 (BEh)
          4. 8.4.3.3.4  COPY SCRATCHPAD-1 (48h)
          5. 8.4.3.3.5  WRITE SCRATCHPAD-2 (0Fh)
          6. 8.4.3.3.6  READ SCRATCHPAD-2 (AAh)
          7. 8.4.3.3.7  COPY SCRATCHPAD-2 (55h)
          8. 8.4.3.3.8  READ EEPROM (F0h)
          9. 8.4.3.3.9  GPIO WRITE (A5h)
          10. 8.4.3.3.10 GPIO READ (F5h)
      4. 8.4.4 NVM 运营
        1. 8.4.4.1 对用户数据编程
        2. 8.4.4.2 寄存器和存储器保护
          1. 8.4.4.2.1 暂存区 1 寄存器保护
          2. 8.4.4.2.2 用户存储器保护
    5. 8.5 编程
      1. 8.5.1 单器件温度转换和读取
      2. 8.5.2 多器件温度转换和读取
      3. 8.5.3 寄存器暂存区 1 更新和提交
      4. 8.5.4 单器件 EEPROM 编程和验证
      5. 8.5.5 单器件 EEPROM 页面锁定操作
      6. 8.5.6 多器件 IO 读取
      7. 8.5.7 多器件 IO 写入
    6. 8.6 寄存器映射
      1. 8.6.1  温度结果 LSB 寄存器（暂存-1 偏移 = 00h) [复位 = 00h]
      2. 8.6.2  温度结果 MSB 寄存器（暂存-1 偏移 = 01h) [复位 = 00h]
      3. 8.6.3  状态寄存器（暂存-1 偏移 = 02h) [复位 = 3Ch]
      4. 8.6.4  器件配置-1 寄存器（暂存-1 偏移 = 04h) [复位 = 70h]
      5. 8.6.5  器件配置-2 寄存器（暂存-1 偏移 = 05h) [复位 = 80h]
      6. 8.6.6  短地址寄存器（暂存-1 偏移 = 06h) [复位 = 00h]
      7. 8.6.7  温度警报低 LSB 寄存器（暂存-1 偏移 = 08h) [复位 = 00h]
      8. 8.6.8  温度警报低 MSB 寄存器（暂存-1 偏移 = 09h) [复位 = 00h]
      9. 8.6.9  温度警报高 LSB 寄存器（暂存-1 偏移 = 0Ah) [复位 = F0h]
      10. 8.6.10 温度警报高 MSB 寄存器（暂存-1 偏移 = 0Bh) [复位 = 07h]
      11. 8.6.11 温度偏移 LSB 寄存器（暂存-1 偏移 = 0Ch) [复位 = 00h]
      12. 8.6.12 温度偏移 MSB 寄存器（暂存-1 偏移 = 0Dh) [复位 = 00h]
      13. 8.6.13 IO 读取寄存器 [复位 = F0h]
      14. 8.6.14 IO 配置寄存器 [复位 = 00h]
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 总线供电应用
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
      2. 9.2.2 电源供电类应用
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 详细设计过程
      3. 9.2.3 UART 通信接口
        1. 9.2.3.1 设计要求
        2. 9.2.3.2 详细设计过程
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

7.6 1-Wire® 接口时序

在自然通风条件下的温度范围内且 VDD = 1.70V 至 5.5V 时测得（除非另有说明）
标准模式 过驱模式 单位
最小值 最大值 最小值 最大值
总线复位和位时隙时序
tRSTL 主机到器件总线复位脉冲宽度（图 7-1）(1) 480 560 48 80 µs
tRSTH 器件到主机响应时间（图 7-1）(2) 480 48 µs
tPDH 总线复位响应的器件周转时间（图 7-1） 15 60 2 8 µs
tPDL 器件到主机响应脉冲宽度（图 7-1） 60 240 8 24 µs
tSLOT 位时隙时间（图 7-2、图 7-3）(5) tWR0L + tRC tWR0L + tRC µs
tREC 恢复时间（图 7-2、图 7-3） 2 2 µs
tGF 干扰滤波器宽度（图 7-6）(3) 0.48 0.025 µs
tF 下降时间 100 100 ns
位写入时序
tWR0L 主机写入 0 宽度（图 7-2） 60 120 9 10 µs
tWR1L 主机写入 1 宽度（图 7-2） 2 15 1 2 µs
tRDV 器件读取数据有效时间（图 7-2） 15 2 µs
tDSW 器件读取数据窗口（图 7-2） 15 45 2 7 µs
位读取时序
tRL 主机驱动器读取位时隙时间（图 7-3）(4) 2.5 5 2 3 µs
tRWAIT 读取数据采样窗口之前的主机等待时间（图 7-3）(5) tRL+tRC tRL+tRC µs
tMSW 主机读取数据采样窗口（图 7-3）(5) tRL+tRC 30 tRL+tRC 3 µs
(1) 在总线供电模式下，将 tRSTL 延长到 600µs 以上会导致器件上电复位
(2) tRSTH 是主机从最远器件接收响应时必须等待的最长时间，要考虑到所有器件的传播延迟和恢复时间。
(3) 干扰滤波器时序仅适用于 SDQ 信号的上升沿
(4) tRL 最短时间包括干扰滤波器时序
(5) tRC 时间定义为总线电压从 0V 上升到器件最小值 VIH 所花的时间。这是总线上拉电阻、器件和布线或电缆的寄生电容的函数。必须针对应用对这些参数进行表征。