ZHCAFZ3 November   2025 UCC33020 , UCC33020-Q1 , UCC33410 , UCC33410-Q1 , UCC33420 , UCC33420-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1简介
  5. 2设置、EMI 滤波器及布局
    1. 2.1 设置
    2. 2.2 EMI 滤波器
    3. 2.3 PCB 布局
    4. 2.4 法拉第屏蔽层
    5. 2.5 原理图
    6. 2.6 布局
    7. 2.7 EMI 结果
    8. 2.8 物料清单：BOM
  6. 3总结
  7. 4参考资料

2.4 法拉第屏蔽层

PCB 法拉第屏蔽层是一种用于抑制集成变压器产生的 H 场的技术。该技术通过在器件下方的内层或底层布置导电铜层来实现。这种法拉第屏蔽层会通过感应产生电流，生成与原始 H 场方向相反的 H 场。为了防止这些感应电流形成旁路，我们还建议在初级和次级接地平面之间留出大约 4mm 间隙。这是通过将初级接地平面从延伸的次级接地平面后撤 4mm 来实现的。在 2 层 PCB 中，需要该间隙才能满足隔离要求。在 4 层 PCB 中，可以将法拉第屏蔽层放置在内层，但仍需要留出 4mm 间隙。该屏蔽层的目标频段为 500MHz-1GHz。

法拉第屏蔽层的 3D 视图图 2-18 法拉第屏蔽层的 3D 视图
法拉第屏蔽层的 2D 视图图 2-19 法拉第屏蔽层的 2D 视图