设计放大器的起点是 LDO (DUT) 的输出噪声。得益于硅工艺技术的最新进展，德州仪器 (TI) 现可提供超低噪声 LDO。通过检查此类 LDO 的噪声水平，可以确定 1kHz 时频谱噪声密度为 1.3–1.1nV/Hz，10kHz 时频谱噪声密度为 1nV/Hz（或更低）。这些噪声水平与当前高性能运算放大器器件提供的噪声水平相当。根据上述噪声水平（结合前文提及的 10dB 裕度）反向推导可知，正如该 10dB 裕量所要求的，需要一款放大器，其在 1kHz 和 10kHz 频率下的输入基准噪声水平需分别约为 350pV/Hz 和 250pV/Hz。这些噪声水平相当于晶体管的噪声水平（未考虑典型 LDO 所需的 10Hz 至 10MHz 带宽测量要求）。

幸运的是，通过并联运放级叠加技术可以实现类似甚至可能更低的噪声水平，如参考文献 [3] 一节所述。因此，请选择噪声最低的运算放大器，分别实现更低的等效输入电压 (EIVN) 和等效输入电流噪声 (EICN)。所选的运算放大器必须具有足够宽的带宽，以满足噪声测量带宽内的增益要求。

德州仪器 (TI) 能提供大量低噪声运算放大器产品。此设计需要最低的噪声和最宽的带宽电流，以满足设计的要求。因此，在 1kHz 时具有 700pV/Hz 至 950pV/Hz 噪声水平的运算放大器是理想候选器件。放大器设计另一个必需的特性是，运算放大器必须在 1kHz 时具有极低的 1/f 噪声水平。

采用并联运算放大器技术（详见参考文献 [3] 一节）并选用噪声约为 800pV/Hz 的运算放大器，可实现约十级并联级联，如 方程式 2 所示：

仿真和原型设计结果表明，十级级联在保持超过 10dB 裕度应对寄生效应和元件公差的同时，并未显著增加放大器电路设计的复杂度。