ZHCAFJ6 July 2025 AFE8190
在熔断保险丝之前,必须固定输入参数,包括输入时钟频率、ADC 速率、DAC 速率、NCO 频率、SERDES 通道速率、接口速率。如果输入时钟频率发生变化,PLL 校准值也会随之改变。SERDES 的校准会随通道速率和链路配置而变化。SERDES 会自动调整为时序裕度设计的时序,因此可适应任何微小变化(在限制范围内)。但是,在模块化系统中,AFE 和 FPGA 可位于不同的电路板上。如果后端板卡(与已校准板卡相比)发生更换且链路均衡参数不同,则可能需要对 JESD 链路重新进行均衡调整。