5 PWR_MODE2 [CDS_MODE = 11]

在此配置中，只有 PVDDH 电源轨由外部提供，而 PVDDL 电压由器件在内部产生。PVDDH 和 PVDDL 都用于 D 类开关，并且 Y 桥功能在此模式中启用。

放大器监控音频信号电平，当超过 –71.5dBFS 的固定低压信号传输 (LVS) 阈值时（默认，通过 LVS_TH_LOW[2:1] 寄存器位设置），D 类输出从 PVDDL 切换到 PVDDH。在此模式下，只有 PVDDL 电源轨上发生空闲通道切换，而一旦信号超过阈值，主动音频播放就会使用 PVDDH。

为了充分利用 PWR_MODE2 中的 Y 桥功能，至关重要的是，PVDDH 电源至少比内部生成的 PVDDL 高 2.5V。例如，如果 PVDDL 在内部设置为 4.8V，则 PVDDH 需要不低于 7.3V。为了满足此要求，需要使用 PVDDH_UV_TH[5:0] 寄存器位来配置 PVDDH 的欠压保护阈值。适当设置此阈值可确保保持电压余量，从而实现 Y 桥的无缝运行。

请注意，如果 PVDDH 降至低于 (PVDDL + 2.5V)，则无论信号电平如何，都可以禁用 Y 桥功能，并且 D 类输出可以保持在 PVDDH 上。

此外，响应音频信号超过 LVS 阈值时从 PVDDL 到 PVDDH（或相反）的转换不是瞬时的。可编程延迟管理此转换，可以使用 CDS_DLY[1:0] 寄存器位配置此延迟。利用该延迟设置可以微调开关行为，以在响应能力和音频性能之间达到平衡。