ZHCAF29A March   2025  – May 2026 AM62L

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 简介
    1. 1.1 用户指南使用指南
      1. 1.1.1 定制电路板原理图设计指南 — 用户指南中使用的参考文献
      2. 1.1.2 特定处理器系列用户指南
      3. 1.1.3 原理图设计指南
      4. 1.1.4 原理图审阅检查清单
        1. 1.1.4.1 用于所有原理图设计指南和原理图审阅章节的通用检查清单
          1. 1.1.4.1.1 定制电路板原理图设计实现检查清单小节说明
      5. 1.1.5 原理图自我审查期间用户指南使用的常见问题解答参考
    2. 1.2 AM62Lx 处理器系列的处理器列表
    3. 1.3 原理图设计指南和原理图审查检查清单更新
  5. 2 相关配套资料和常见问题解答
    1. 2.1 定制电路板原理图设计期间常用参考配套资料的链接
    2. 2.2 定制电路板设计硬件设计注意事项用户指南
  6. 3 处理器特定信息
    1. 3.1 AM62Lx 处理器系列外设和 IO 变更摘要（相对于 AM62x 处理器系列）
      1. 3.1.1 硅片版本
    2. 3.2 选择处理器 OPN（可订购器件型号）
    3. 3.3 参考的 EVM 原理图版本和修订版本
    4. 3.4 处理器特定数据表用例和用户指南编辑所引用的版本
    5. 3.5 外设实例命名约定 — 数据表和 TRM
    6. 3.6 不使用（未使用）时的处理器外设和 IO 连接
    7. 3.7 AM62Lx 处理器系列的订购和质量信息
    8. 3.8 选择所需处理器 GPN（通用器件型号）和 OPN（订购器件型号）的检查清单
  7. 4 处理器电源架构
    1. 4.1 生成处理器特定和外设（所连接器件）电源导轨
      1. 4.1.1 AM62Lx 处理器系列电源架构
        1. 4.1.1.1 基于电源管理 IC (PMIC) 电源架构
          1. 4.1.1.1.1 TPS65214x 基于 PMIC 的电源架构检查清单
          2. 4.1.1.1.2 其他参考内容
        2. 4.1.1.2 基于分立式电源器件（DC/DC、LDO）的电源架构
          1. 4.1.1.2.1 分立式直流/直流
          2. 4.1.1.2.2 分立式 LDO
          3. 4.1.1.2.3 基于分立式电源器件（DC/DC、LDO）的电源架构检查清单
    2. 4.2 处理器电源导轨电源控制、时序和电源过载保护
      1. 4.2.1 负载开关（处理器电源导轨电源开关）
        1. 4.2.1.1 负载开关（处理器电源导轨电源开关）检查清单
      2. 4.2.2 电子保险丝 IC（电源开关和保护）
  8. 5 一般建议
    1. 5.1 处理器性能评估模块 (EVM)
      1. 5.1.1 评估模块（入门套件）检查清单
    2. 5.2 处理器特定 EVM 与数据表
      1. 5.2.1 有关元件选择的注意事项
        1. 5.2.1.1 串联电阻
        2. 5.2.1.2 并联拉电阻
        3. 5.2.1.3 驱动强度或压摆率配置
        4. 5.2.1.4 处理器特定数据表建议
        5. 5.2.1.5 处理器 IO 保护 — 配置外部 ESD 保护器件
        6. 5.2.1.6 外设时钟输出串联电阻器
        7. 5.2.1.7 外设时钟输出下拉电阻器
        8. 5.2.1.8 元件选型检查清单
      2. 5.2.2 有关 EVM 设计（原理图、电路板）和重复使用的额外信息
        1. 5.2.2.1 更新了 EVM 原理图（添加了设计、审核和 CAD 注解）
        2. 5.2.2.2 EVM 设计文件重复用于定制电路板设计
          1. 5.2.2.2.1 模块化原理图部分
          2. 5.2.2.2.2 EVM 设计文件重复用于定制电路板设计 - 检查清单
        3. 5.2.2.3 EVM 原理图页面排序（基于功能、重复使用）和 EVM 电路板布局
    3. 5.3 处理器特定 SDK
    4. 5.4 开始定制电路板设计之前的一般设计建议（需了解）
      1. 5.4.1  处理器文档
      2. 5.4.2  处理器引脚属性（引脚排列）验证
      3. 5.4.3  器件比较、IOSET 和电压冲突
      4. 5.4.4  RSVD0 预留引脚（信号）
      5. 5.4.5  PADCONFIG 寄存器注意事项
      6. 5.4.6  针对失效防护操作的处理器 IO（信号）隔离
      7. 5.4.7  引脚连接要求和处理器特定 EVM 的参考
      8. 5.4.8  定制电路板高速接口设计指南
      9. 5.4.9  针对 LVCMOS (GPIO) 输出源电流或灌电流的建议
      10. 5.4.10 将慢速斜升信号（输入）或电容器负载（IO 输出端的大电容值）连接到处理器 IO
      11. 5.4.11 定制电路板设计期间与处理器和处理器外设设计相关的疑问
      12. 5.4.12 开始定制电路板设计之前的一般设计建议（需了解）检查清单
      13. 5.4.13 连接器件建议
  9. 6 针对电源、时钟、复位、引导和调试的处理器特定建议
    1. 6.1 通用（处理器启动）连接
      1. 6.1.1 电源
        1. 6.1.1.1 内核和外设电源
          1. 6.1.1.1.1 电源斜升（压摆率）要求和动态电压调节
          2. 6.1.1.1.2 其他信息
          3. 6.1.1.1.3 处理器内核和外设内核电源检查清单
          4. 6.1.1.1.4 外设模拟电源检查清单
        2. 6.1.1.2 IO 组的 IO 电源
          1. 6.1.1.2.1 双电压 1.8V/3.3V IO 组 IO 电源
            1. 6.1.1.2.1.1 IO 组的双电压 IO 电源检查清单
          2. 6.1.1.2.2 用于（外设）IO 组的固定电压 1.8V IO 电源
            1. 6.1.1.2.2.1 用于（外设）IO 组的固定电压 1.8V IO 电源检查清单
          3. 6.1.1.2.3 其他信息
        3. 6.1.1.3 VPP 电源（电子保险丝 ROM 编程）
          1. 6.1.1.3.1 VPP 电源检查清单
        4. 6.1.1.4 用于配置低功耗模式的电源连接
          1. 6.1.1.4.1 外部唤醒输入（EXT_WAKEUP0 和 EXT_WAKEUP1）
          2. 6.1.1.4.2 仅 RTC 低功耗模式
            1. 6.1.1.4.2.1 使用仅 RTC 模式
              1. 6.1.1.4.2.1.1 使用仅 RTC 模式时的 RTC_PORz 延迟
              2. 6.1.1.4.2.1.2 仅 RTC 模式电源架构的 EVM 实施
            2. 6.1.1.4.2.2 未使用低功耗模式（仅 RTC 或 RTC + IO + DDR）
              1. 6.1.1.4.2.2.1 不使用 RTC 模式时，使用 32kHz LFOSC0 时钟
            3. 6.1.1.4.2.3 仅 RTC 低功耗模式检查清单
          3. 6.1.1.4.3 RTC + IO + DDR 自刷新低功耗模式
            1. 6.1.1.4.3.1 使用的 RTC + IO + DDR 低功耗模式
            2. 6.1.1.4.3.2 未使用低功耗模式（仅 RTC 或 RTC + IO + DDR）
            3. 6.1.1.4.3.3 RTC + IO + DDR 自刷新低功耗模式检查清单
          4. 6.1.1.4.4 深度睡眠和待机
        5. 6.1.1.5 其他信息
      2. 6.1.2 电源轨的电容器
        1. 6.1.2.1 AM62Lx 处理器系列
        2. 6.1.2.2 其他信息
        3. 6.1.2.3 电源轨电容器检查清单
      3. 6.1.3 处理器时钟（输入/输出）
        1. 6.1.3.1 时钟输入
          1. 6.1.3.1.1 WKUP_OSC0（高频率）时钟（内部振荡器）或 LVCMOS 数字时钟（外部振荡器）
          2. 6.1.3.1.2 LFOSC0（低频率）时钟（内部振荡器）或 LVCMOS 数字时钟（外部振荡器）
          3. 6.1.3.1.3 EXT_REFCLK1（MAIN 域的外部时钟输入）
          4. 6.1.3.1.4 时钟输入检查清单 - WKUP_OSC0
          5. 6.1.3.1.5 时钟输入检查清单 - LFOSC0
        2. 6.1.3.2 时钟输出
          1. 6.1.3.2.1 时钟输出检查清单
      4. 6.1.4 处理器复位
        1. 6.1.4.1 外部复位输入
        2. 6.1.4.2 复位状态输出
        3. 6.1.4.3 其他信息
        4. 6.1.4.4 处理器复位输入检查清单
        5. 6.1.4.5 处理器复位状态输出检查清单
      5. 6.1.5 引导模式的配置（针对处理器）
        1. 6.1.5.1 处理器引导模式输入隔离缓冲器用例和优化
        2. 6.1.5.2 启动模式配置
          1. 6.1.5.2.1 USB 引导模式注意事项
        3. 6.1.5.3 SD 卡引导相关说明 - SDCD 输入连接
        4. 6.1.5.4 OSPI 引导相关说明 - OSPI 接口片选信号连接
        5. 6.1.5.5 引导模式实现方法
        6. 6.1.5.6 其他信息
        7. 6.1.5.7 引导模式的配置（针对处理器）检查清单
    2. 6.2 使用 JTAG 和 EMU 进行定制电路板调试
      1. 6.2.1 使用时的 JTAG 接口和 EMU 信号
      2. 6.2.2 不使用时的 JTAG 接口和 EMU 信号连接
      3. 6.2.3 其他信息
      4. 6.2.4 使用 JTAG 和 EMU 检查清单进行定制电路板调试
  10. 7 处理器外设的电源、接口和连接
    1. 7.1 支持的处理器内核
    2. 7.2 IO 组的 IO 电源的电源连接
      1. 7.2.1 用于 IO 组的 VDDSHVx 双电压 IO 电源和固定电压电源
      2. 7.2.2 VDDSx 固定 1.8V 电源
      3. 7.2.3 IO 组的 IO 电源的电源连接检查清单
    3. 7.3 存储器接口（DDRSS (DDR4/LPDDR4)、MMCSD (eMMC/SD/SDIO)、OSPI/QSPI 和 GPMC）
      1. 7.3.1 DDR 子系统 (DDRSS)
        1. 7.3.1.1 DDR4 SDRAM（双倍数据速率 4 同步动态随机存取存储器）
          1. 7.3.1.1.1 AM62Lx 处理器系列
            1. 7.3.1.1.1.1 存储器接口配置
            2. 7.3.1.1.1.2 布线拓扑和内存终端连接
            3. 7.3.1.1.1.3 用于 DDRSS 控制和校准的电阻器
            4. 7.3.1.1.1.4 电源轨的电容器
            5. 7.3.1.1.1.5 数据位或字节交换
            6. 7.3.1.1.1.6 不受支持的 DDRSS 接口引脚
            7. 7.3.1.1.1.7 DDR4 实现检查清单
            8. 7.3.1.1.1.8 DDR4 VTT 端接实现原理图参考
        2. 7.3.1.2 LPDDR4 SDRAM（低功耗双倍数据速率 4 同步动态随机存取存储器）
          1. 7.3.1.2.1 AM62Lx 处理器系列
            1. 7.3.1.2.1.1 存储器接口配置
            2. 7.3.1.2.1.2 布线拓扑和内存终端连接
            3. 7.3.1.2.1.3 用于 DDRSS 控制和校准的电阻器
            4. 7.3.1.2.1.4 电源轨的电容器
            5. 7.3.1.2.1.5 数据位或字节交换
            6. 7.3.1.2.1.6 LPDDR4 实现检查清单
      2. 7.3.2 多媒体卡/安全数字 (MMCSD)
        1. 7.3.2.1 MMC0 - eMMC（嵌入式多媒体卡）接口
          1. 7.3.2.1.1 AM62Lx 处理器系列
            1. 7.3.2.1.1.1 IO 电源
            2. 7.3.2.1.1.2 eMMC 接口信号连接
            3. 7.3.2.1.1.3 eMMC（连接器件）复位
            4. 7.3.2.1.1.4 电源轨的电容器
            5. 7.3.2.1.1.5 MMC0 (eMMC) 检查清单
          2. 7.3.2.1.2 有关 eMMC PHY 的额外信息
          3. 7.3.2.1.3 MMC0 – SD（安全数字）卡接口
        2. 7.3.2.2 MMC1/MMC2 – SD（安全数字）卡接口
          1. 7.3.2.2.1 IO 电源
          2. 7.3.2.2.2 信号连接
            1. 7.3.2.2.2.1 用于 SD 卡接口的 MMC1 信号（建议）
            2. 7.3.2.2.2.2 用于 SD 卡接口的 MMC2 信号
            3. 7.3.2.2.2.3 其他信息
          3. 7.3.2.2.3 SD 卡电源开关 EN 复位逻辑
          4. 7.3.2.2.4 SD 卡接口信号的外部 ESD 保护
          5. 7.3.2.2.5 IO 组电源轨的双电压 IO 电源电容器
          6. 7.3.2.2.6 SD 卡接口 (MMC1) 检查清单
        3. 7.3.2.3 MMC1/MMC2 SDIO（嵌入式）接口
          1. 7.3.2.3.1 IO 电源
          2. 7.3.2.3.2 信号连接
          3. 7.3.2.3.3 SDIO（建议MMC2，嵌入式）接口检查清单
        4. 7.3.2.4 其他信息
      3. 7.3.3 八路串行外设接口 (OSPI) 或四路串行外设接口 (QSPI)
        1. 7.3.3.1 OSPI0 连接到单个器件
          1. 7.3.3.1.1 IO 电源
          2. 7.3.3.1.2 信号连接
          3. 7.3.3.1.3 OSPI/QSPI 器件复位
          4. 7.3.3.1.4 环回时钟
        2. 7.3.3.2 连接到 2 个器件
        3. 7.3.3.3 电源轨的电容器
        4. 7.3.3.4 OSPI0 或 QSPI0 外设接口实现检查清单
      4. 7.3.4 通用存储器控制器 (GPMC)
        1. 7.3.4.1 IO 电源
        2. 7.3.4.2 GPMC 接口
        3. 7.3.4.3 信号连接
          1. 7.3.4.3.1 GPMC NAND
        4. 7.3.4.4 存储器（连接的器件）复位
        5. 7.3.4.5 电源轨的电容器
        6. 7.3.4.6 GPMC 接口检查清单
    4. 7.4 外部通信接口（以太网 (CPSW3G0)、USB2.0、UART 和 MCAN）
      1. 7.4.1 以太网 (MAC) 接口
        1. 7.4.1.1 通用平台 3 端口千兆位以太网交换机 (CPSW3G0)
          1. 7.4.1.1.1  IO 电源
          2. 7.4.1.1.2  MAC（数据、控制和时钟）接口信号连接
          3. 7.4.1.1.3  EPHY 复位
          4. 7.4.1.1.4  以太网 PHY（和 MAC）运行和媒体独立接口 (MII) 时钟
            1. 7.4.1.1.4.1 晶体用作处理器和 EPHY 的时钟源
            2. 7.4.1.1.4.2 用作时钟源的外部振荡器
            3. 7.4.1.1.4.3 处理器时钟输出 (CLKOUT0)
          5. 7.4.1.1.5  以太网 PHY 引脚配置 (strap)
          6. 7.4.1.1.6  外部中断 (EXTINTn)
            1. 7.4.1.1.6.1 外部中断 (EXTINTn) 检查清单
          7. 7.4.1.1.7  MAC（介质访问控制器）到 MAC 接口
          8. 7.4.1.1.8  MDIO（管理数据输入/输出）接口
          9. 7.4.1.1.9  包括磁性元件在内的以太网 MDI（介质相关接口）
          10. 7.4.1.1.10 电源轨的电容器
          11. 7.4.1.1.11 以太网接口检查清单
      2. 7.4.2 通用串行总线 (USB2.0)
        1. 7.4.2.1 使用时 USBn (n = 0-1) 接口
          1. 7.4.2.1.1 配置为主机的 USB 接口
          2. 7.4.2.1.2 配置为器件的 USB 接口
          3. 7.4.2.1.3 USB 接口配置为双角色器件
          4. 7.4.2.1.4 USB Type-C
        2. 7.4.2.2 未使用时 USBn (n = 0-1) 接口的连接方式
        3. 7.4.2.3 其他信息
        4. 7.4.2.4 USB 接口检查清单
      3. 7.4.3 通用异步收发器 (UART)
        1. 7.4.3.1 不使用时的 UART 接口连接
        2. 7.4.3.2 通用异步接收器/发送器 (UART) 检查清单
      4. 7.4.4 模块化控制器局域网 (MCAN)，具有完整 CAN-FD 支持
        1. 7.4.4.1 模块化控制器局域网检查清单
    5. 7.5 板载同步通信接口（MCSPI、MCASP 和 I2C）
      1. 7.5.1 多通道串行外设接口 (MCSPI) 和音频外设 — 多通道音频串行端口 (MCASP)
        1. 7.5.1.1 MCSPI 和 MCASP 接口信号的连接
        2. 7.5.1.2 MCSPI 接口检查清单
        3. 7.5.1.3 MCASP 接口检查清单
      2. 7.5.2 内部集成电路 (I2C)
        1. 7.5.2.1 I2C（开漏输出类型 IO 缓冲器）接口检查清单
        2. 7.5.2.2 I2C（仿真开漏输出类型 IO）接口检查清单
    6. 7.6 用户接口（DPI、DSI）、GPIO 和硬件诊断
      1. 7.6.1 显示子系统 (DSS)
        1. 7.6.1.1 显示并行接口 (DPI)
          1. 7.6.1.1.1 AM62Lx 处理器系列
            1. 7.6.1.1.1.1 IO 电源
            2. 7.6.1.1.1.2 连接
            3. 7.6.1.1.1.3 DPI（连接器件）复位
            4. 7.6.1.1.1.4 DPI 信号连接
            5. 7.6.1.1.1.5 电源导轨的电容器
            6. 7.6.1.1.1.6 DPI (VOUT0) 外设检查清单
        2. 7.6.1.2 显示串行接口 (DSI)
          1. 7.6.1.2.1 AM62Lx 处理器系列
            1. 7.6.1.2.1.1 使用 DSITX0 外设
              1. 7.6.1.2.1.1.1 DSITX0 外设检查清单
            2. 7.6.1.2.1.2 不使用时的 DSITX0 外设连接
      2. 7.6.2 通用输入/输出 (GPIO)
        1. 7.6.2.1 处理器 GPIO 上 CLKOUT 的可用性
        2. 7.6.2.2 GPIO 连接和添加外部缓冲器
        3. 7.6.2.3 其他信息
        4. 7.6.2.4 GPIO 检查清单
      3. 7.6.3 板载硬件诊断
        1. 7.6.3.1 内部温度监测
          1. 7.6.3.1.1 内部温度监测检查清单
    7. 7.7 模数转换器 (ADC)
      1. 7.7.1 ADC0 的连接（使用时）
      2. 7.7.2 ADC0 的连接（未使用时）
      3. 7.7.3 ADC0 检查清单
    8. 7.8 EVM 特定电路实现（重复使用）
    9. 7.9 在定制电路板启动期间执行电路板级测试
      1. 7.9.1 使用 PinMux 工具的处理器引脚配置
      2. 7.9.2 原理图配置
      3. 7.9.3 将电源导轨连接到外部上拉电阻器
      4. 7.9.4 外设（子系统）时钟输出
      5. 7.9.5 通用板启动和调试
        1. 7.9.5.1 电路板启动、测试或调试的时钟输出
        2. 7.9.5.2 其他信息
        3. 7.9.5.3 通用板启动和调试检查清单
  11. 8 定制电路板原理图设计的自我审查
  12. 9 定制电路板布局注释（在原理图部分附近添加）和通用指南
    1. 9.1 布局布线注意事项
  13. 10定制电路板设计仿真
    1. 10.1 DDR-MARGIN-FW
  14. 11其他参考内容
    1. 11.1 涵盖 AM64x、AM243x、AM62x、AM62Ax、AM62D-Q1、AM62Px、AM62Lx 处理器系列的常见问题解答
    2. 11.2 常见问题解答 - 处理器产品系列和 Sitara 处理器系列
    3. 11.3 原理图审查（自我审查）与原理图审查需求（供应商）
    4. 11.4 处理器连接器件检查清单
  15. 12用户指南内容和使用情况摘要
  16. 13参考资料
    1. 13.1  AM62L
    2. 13.2  AM62P、AM62P-Q1
    3. 13.3  AM62A7、AM62A3、AM62A7-Q1、AM62A3-Q1、AM62A1-Q1
    4. 13.4  AM62D-Q1
    5. 13.5  AM625、AM623、AM620-Q1、AM625-Q1、AM625SIP
    6. 13.6  所有处理器系列通用
    7. 13.7  可用常见问题解答主列表 - 按处理器系列
    8. 13.8  可用常见问题解答主列表 - Sitara 处理器系列
    9. 13.9  常见问题解答，包括相关软件
    10. 13.10 有关连接器件的常见问题解答
  17. 14术语
  18. 15修订历史记录

7.3.1 DDR 子系统 (DDRSS)

该处理器系列支持 1 个 DDR 子系统 DDRSS0 实例、并支持连接到 16 位 SDRAM。

DDRSS 接口支持 DDR4 或 LPDDR4 存储器接口。DDR4 或 LPDDR4 存储器的选择取决于应用或客户，因为每种存储器类型的延迟和突发长度存在差异。

如需更多信息，请参阅以下应用手册：

Sitara AM62Lx 基准测试

有关 DDRSS 与 JEDEC 标准的兼容性的信息，请参阅处理器特定数据表的 DDR 电气特性一节。请参阅处理器特定数据表的以下注意事项：

注：

DDRSS 接口与符合 JESD79-4B 标准的 DDR4 器件和符合 JESD209-4B 标准的 LPDDR4 器件兼容。

有关支持的 DDR4 和 LPDDR4 存储器大小，请参阅处理器特定的数据表。与其他处理器系列相比，支持的存储器大小和 DDRSS 接口引脚排列可能会有所不同。建议在设计定制电路板原理图时查看支持的存储器大小和建议的连接。

请参阅处理器产品页面上的 AM62L 电源实现应用手册，了解使用 LPDDR4 或 DDR4 时的 AM62L 电源架构实现的说明。

请参阅以下常见问题解答：

[常见问题解答] AM625/AM623/AM620-Q1/AM62L/AM62Ax/AM62D-Q1/AM62Px/AM64x/AM243x (ALV) 定制电路板硬件设计的设计建议/常见错误 — DDRSS：DDR4/LPDDR4 存储器接口

[常见问题解答] AM625：DDR4/LPDDR4 性能差异

[常见问题解答] AM625/AM623/AM620-Q1/AM62L/AM62A/AM62P/AM62D-Q1/AM64x/AM243x 设计建议/定制电路板硬件设计 — 与无源元件参数值、容差和额定电压相关的疑问