ZHCACS1 june   2023 DRA829J , DRA829J-Q1 , DRA829V , DRA829V-Q1 , TDA4VM , TDA4VM-Q1

 

  1.   1
  2.   摘要
  3.   商标
  4. 1 TDA4VM 上不同类型的存储器
  5. 2存储器概述和预期用途
    1. 2.1 PSROM
      1. 2.1.1 典型使用案例
    2. 2.2 PSRAM
      1. 2.2.1 典型使用案例
    3. 2.3 MSMC RAM
      1. 2.3.1 典型使用案例
      2. 2.3.2 相关链接
    4. 2.4 MSRAM
      1. 2.4.1 典型使用案例
    5. 2.5 ARM Cortex A72 子系统
      1. 2.5.1 L1/L2 高速缓存内存
      2. 2.5.2 L3 存储器
      3. 2.5.3 相关链接
    6. 2.6 ARM Cortex R5F 子系统
      1. 2.6.1 L1 存储器系统
      2. 2.6.2 高速缓存
      3. 2.6.3 紧耦合存储器 (TCM)
      4. 2.6.4 典型用例
      5. 2.6.5 相关链接
    7. 2.7 TI 的 C6x 子系统
      1. 2.7.1 存储器布局
      2. 2.7.2 相关链接
    8. 2.8 TI 的 C7x 子系统
      1. 2.8.1 存储器布局
      2. 2.8.2 相关链接
    9. 2.9 DDR 子系统
      1. 2.9.1 相关链接
  6. 3性能数据
    1. 3.1 SDK 数据表
    2. 3.2 存储器访问延迟
  7. 4使用不同存储器时的软件注意事项
    1. 4.1 如何修改 RTOS 固件的存储器映射
    2. 4.2 RTOS 内核和 HLOS 之间的 DDR 共享
    3. 4.3 引导加载程序使用的 MCU 片上 RAM
    4. 4.4 MSMC RAM 默认 SDK 使用情况
      1. 4.4.1 MSMC RAM 保留的段
      2. 4.4.2 MSMC RAM 配置为高速缓存和 SRAM
    5. 4.5 从 MCU R5F 中使用 ATCM
    6. 4.6 使用 DDR 从 R5F 执行代码
  8. 5总结

2.1.1 典型使用案例

PSROM 用于引导 ROM。引导 ROM 是一种非易失性存储器，在器件启动期间用于加载客户定义的映像，例如次级引导加载程序。该器件具有两个协同工作的 ROM 代码（在 TDA4VM 中）：MCU ROM 代码和 DMSC ROM 代码。当 MCU 处理器从复位状态释放时，引导 ROM 代码执行。此复位是从 DMSC 子系统生成的。ROM 仅在器件初始加电或从低功耗模式唤醒后执行。