ZHCACS1 june 2023 DRA829J , DRA829V , TDA4VM
此器件中的 DDR 子系统包含 DDR 控制器、DDR PHY 和包装器逻辑,用于将这些块集成到器件中。DDR 子系统被称为 DDRSS0,用于提供与外部 SDRAM 器件的接口,这些器件可用于存储程序或数据。DDRSS0 通过 MSMC 访问,而不是直接通过系统互连访问。