ZHCACH4 march   2023 AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1

 

  1.   摘要
  2.   商标
  3. 1 引言
    1. 1.1 开始之前
    2. 1.2 器件（处理器）选型
    3. 1.3 技术文档
    4. 1.4 设计文档
  4. 2 系统方框图
    1. 2.1 创建系统方框图
    2. 2.2 选择引导模式
    3. 2.3 确认引脚多路复用兼容性
  5. 3 电源
    1. 3.1 电源架构
      1. 3.1.1 集成式电源架构
      2. 3.1.2 分立式电源架构
    2. 3.2 电源轨
      1. 3.2.1 内核电源
      2. 3.2.2 外设电源
      3. 3.2.3 I/O 组的内部 LDO
      4. 3.2.4 双电压 LVCMOS I/O
      5. 3.2.5 用于 SDIO 的双电压动态开关 I/O
      6. 3.2.6 VPP（电子保险丝 ROM 编程电源）
    3. 3.3 确定系统电源要求
    4. 3.4 电源滤波器
    5. 3.5 电源去耦和大容量电容
      1. 3.5.1 PDN 目标阻抗说明
    6. 3.6 电源时序
    7. 3.7 电源诊断
    8. 3.8 电源监控
  6. 4 计时
    1. 4.1 系统时钟输入
    2. 4.2 未使用的时钟输入
    3. 4.3 时钟输出
    4. 4.4 单端时钟源
    5. 4.5 晶体选型
  7. 5 JTAG
    1. 5.1 JTAG/仿真
      1. 5.1.1 JTAG/仿真的配置
      2. 5.1.2 JTAG/仿真的系统实现
      3. 5.1.3 JTAG 端接
  8. 6 器件配置和初始化
    1. 6.1 器件复位
    2. 6.2 引导模式的锁存
    3. 6.3 看门狗计时器
  9. 7 外设
    1. 7.1  跨功能域选择外设
    2. 7.2  存储器
      1. 7.2.1 处理器 DDR 子系统和器件寄存器配置
    3. 7.3  媒体和数据存储接口
    4. 7.4  使用 CPSW3G 通用平台 3 端口千兆位以太网交换机的以太网接口
    5. 7.5  可编程实时单元子系统 (PRUSS)
    6. 7.6  通用串行总线 (USB) 子系统
    7. 7.7  通用连接
    8. 7.8  显示屏子系统 (DSS)
    9. 7.9  摄像头子系统 (CSI)
    10. 7.10 未使用外设和 I/O 的端接
      1. 7.10.1 EXTINTn
  10. 8 I/O 缓冲器和端接
  11. 9 功耗和散热解决方案
    1. 9.1 功耗
    2. 9.2 节能模式
    3. 9.3 有关散热解决方案的指导
  12. 10原理图建议
    1. 10.1 选择元件和元件值
    2. 10.2 原理图开发
    3. 10.3 检查原理图
    4. 10.4 PCB 布局规划
  13. 11布局和布线指南
    1. 11.1 迂回布线指南
    2. 11.2 LPDDR4 电路板设计和布局布线指南
    3. 11.3 高速差分信号布线指导
  14. 12器件处理和组装
  15. 13参考文献
  16. 14本文档中使用的首字母缩写词

5.1.1 JTAG/仿真的配置

IEEE 标准 1149.1-1990、IEEE 标准测试访问端口和边界扫描架构 (JTAG) 接口可用于边界扫描和仿真。边界扫描的实现同时符合 IEEE-1149.1 和 1149.6 标准。无论器件配置如何，均可使用边界扫描。

JTAG 端口作为一个仿真接口，可在多种模式下使用：

  • 标准仿真：只需五个标准 JTAG 信号
  • HS-RTDX 仿真：需要五个标准 JTAG 信号以及 EMU0 和/或 EMU1。在此模式下，EMU0 和/或 EMU1 是双向的。
  • 跟踪端口：跟踪端口支持对某些内部数据进行实时转储。跟踪端口使用 EMU 引脚输出跟踪数据。

无论器件配置如何，均可使用仿真。

有关支持的 JTAG 时钟速率，请参阅器件特定 TRM。