ZHCABJ8B May 2021 – April 2022 PCM3120-Q1 , PCM5120-Q1 , PCM6120-Q1 , TLV320ADC3120 , TLV320ADC5120 , TLV320ADC6120
表 3-2 显示了这些双二阶滤波器在特定输出通道中的分配，分配依据的是 DSP_CFG1 寄存器的 BIQUAD_CFG[1:0] 寄存器设置。将 BIQUAD_CFG[1:0] 设置为 2'b00，以禁用所有通道中的数字双二阶滤波器。系统应用无需额外滤波时，选择该设置。表 3-2 还展示了 TLV320ADCx120 和 PCMx120-Q1 寄存器空间中双二阶滤波器系数的映射。
| 可编程双二阶滤波器 | 使用 DSP_CFG1 寄存器设置的记录输出通道分配 | ||
|---|---|---|---|
| BIQUAD_CFG[1:0] = 2'b01 （每通道 1 个双二阶滤波器） | BIQUAD_CFG[1:0] = 2'b10（默认） （每通道 2 个双二阶滤波器） | BIQUAD_CFG[1:0] = 2'b11 （每通道 3 个双二阶滤波器） | |
| 支持全部 4 个通道 | 支持全部 4 个通道 | 支持全部 4 个通道 | |
| 双二阶滤波器 1 | 分配至输出通道 1 | 分配至输出通道 1 | 分配至输出通道 1 |
| 双二阶滤波器 2 | 分配至输出通道 2 | 分配至输出通道 2 | 分配至输出通道 2 |
| 双二阶滤波器 3 | 分配至输出通道 3 | 分配至输出通道 3 | 分配至输出通道 3 |
| 双二阶滤波器 4 | 分配至输出通道 4 | 分配至输出通道 4 | 分配至输出通道 4 |
| 双二阶滤波器 5 | 未使用 | 分配至输出通道 1 | 分配至输出通道 1 |
| 双二阶滤波器 6 | 未使用 | 分配至输出通道 2 | 分配至输出通道 2 |
| 双二阶滤波器 7 | 未使用 | 分配至输出通道 3 | 分配至输出通道 3 |
| 双二阶滤波器 8 | 未使用 | 分配至输出通道 4 | 分配至输出通道 4 |
| 双二阶滤波器 9 | 未使用 | 未使用 | 分配至输出通道 1 |
| 双二阶滤波器 10 | 未使用 | 未使用 | 分配至输出通道 2 |
| 双二阶滤波器 11 | 未使用 | 未使用 | 分配至输出通道 3 |
| 双二阶滤波器 12 | 未使用 | 未使用 | 分配至输出通道 4 |
表 3-3 所示为寄存器空间中的双二阶滤波器系数映射。
| 可编程双二阶滤波器 | 双二阶滤波器系数寄存器映射 | 可编程双二阶滤波器 | 双二阶滤波器系数寄存器映射 |
|---|---|---|---|
| 双二阶滤波器 1 | P2_R8-R27 | 双二阶滤波器 7 | P3_R8-R27 |
| 双二阶滤波器 2 | P2_R28-R47 | 双二阶滤波器 8 | P3_R28-R47 |
| 双二阶滤波器 3 | P2_R48-R67 | 双二阶滤波器 9 | P3_R48-R67 |
| 双二阶滤波器 4 | P2_R68-R87 | 双二阶滤波器 10 | P3_R68-R87 |
| 双二阶滤波器 5 | P2_R88-R107 | 双二阶滤波器 11 | P3_R88-R107 |
| 双二阶滤波器 6 | P2_R108-R127 | 双二阶滤波器 12 | P3_R108-R127 |
DSP_CFG1 寄存器还通过 图 3-4 和 图 3-5 所示的 BIQUAD_CFG 位字段来确定所用双二阶滤波器的数量。
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| DVOL_GANG | BIQUAD_CFG[1:0] | DISABLE_ SOFT_STEP | AGC_SEL | 保留 | DRC_EN | EN_AVOID_CLIP | |
| R/W-0h | R/W-2h | R/W-0h | R/W-0h | R/W-0h | R/W-0h | R/W-0h | |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| DVOL_GANG | BIQUAD_CFG[1:0] | DISABLE_ SOFT_STEP | AGC_ DRE_AGC_SEL | 保留 | DRC_EN | EN_AVOID_CLIP | |
| R/W-0h | R/W-2h | R/W-0h | R/W-0h | R/W-0h | R/W-0h | R/W-0h | |
| 位 | 字段 | 类型 | 复位 | 说明 |
|---|---|---|---|---|
| 7 | DVOL_GANG | R/W | 0h | DVOL 控制成组跨通道 0d = 每个通道均有自己的 DVOL CTRL 设置，作为 CHx_DVOL 位的编程 1d = 无论通道 1 是否打开，所有活动通道都必须使用通道 1 DVOL 设置 (CH1_DVOL) |
| 6-5 | BIQUAD_CFG[1:0] | R/W | 2h | 每个通道配置的双二阶滤波器数 0d = 每个通道均无双二阶滤波器；双二阶滤波器全部被禁用 1d = 每个通道 1 个双二阶滤波器 2d = 每个通道 2 个双二阶滤波器 3d = 每个通道 3 个双二阶滤波器 |
| 4 | DISABLE_SOFT_STEP | R/W | 0h | 在 DVOL 更改、静音和取消静音期间禁用软步进 0d = 启用软步进 1d = 禁用软步进 |
| 3 | AGC_SEL（TLV320ADC3120 和 PCM3120-Q1） | R/W | 0h | 如已启用，为任何通道选择 AGC。 0d = 未选择 AGC 1d = 选择 AGC |
| DRE_AGC_SEL（TLV320ADC5120、 TLV320ADC6120、 PCM5120-Q1 和 PCM6120-Q1） | 如已启用，为任何通道选择 DRE 或 AGC。 0d = 选择 DRE 1d = 选择 AGC | |||
| 2 | 保留 | R/W | 0h | 保留 |
1 | DRC_EN | R/W | 0h | 动态范围压缩 (DRC) 与 DRE 相同，无数字增益补偿 0d = 禁用 DRC。器件可处于 DRE 或 AGC 模式，具体取决于 DRE_AGC_SEL 位 1d = 启用 1 DRC。器件无法处于 DRE 或 AGC 模式。 |
0 | EN_AVOID_CLIP | R/W | 0h | 通道增益 > 0dB 且启用 DRE、DRC 或 AGC 模式时，抗削波。 0d = 根据用户编程的通道增益值保持通道增益 1d = 通道增益 > 0dB 且信号电平超过第 4 页中设置的已编程阈值时，压缩信号电平，避免削波。 |