ZHCAB56A January   2021  – February 2022 BQ769142 , BQ76942 , BQ76952

 

  1.   商标
  2. 引言
  3. 电路方案
  4. 配置
  5. 逻辑电平 FET
  6. FET 驱动器设计
  7. 晶体管驱动器设计
  8. 控制 LD
  9. 低侧 FET 的预充电和预放电
  10. 总结
  11. 10参考文献
  12. 11修订历史记录

引言

BQ769x2 系列电池监测器件设计有集成式高侧 N 沟道 MOSFET 驱动器 CHG 和 DSG。高侧开关可实现通过简单的通信接口轻松连接电池(以 PACK- 基准),这样在电池受到保护时仍然可以运行。数据表和评估模块原理图及图 1-1 展示了高侧电流路径上的 FET。BQ769x2 使用以共漏极配置连接的串联 FET。充电 FET 导通时将充电器下拉到电池电压,放电 FET 导通时将负载上拉到 PACK+。当系统规格包括隔离式接口或要求低侧开关时,或者设计中采用的 FET 不易在高侧驱动时,可能需要使用低侧开关。图 1-2 展示了低侧的 FET 和共漏极配置。放电 FET 导通时将 PACK- 下拉到电池负极,充电 FET 导通时将充电器负极上拉到电池负电压。

GUID-20201203-CA0I-V3MS-XR6F-MDTXCN46RQRP-low.gif图 1-1 高侧 FET
GUID-20201203-CA0I-P1JD-7PDK-RWTLNQFTXCKZ-low.gif图 1-2 低侧 FET

BQ769x2 不包括集成的低侧驱动器,但具有数字输出 DDSG 和 DCHG,它们综合了 FET 输出状态与预充电和预放电状态,并发出 FET 的理想状态信号。若要实施驱动器,宜查看 FET 栅极所需的电压范围。电路“GND”基准位于电池负极的情况下,当放电 FET 关断时,放电 FET 栅极位于 GND 电平,PACK- 可由负载电阻拉至 PACK+,如图 1-3 中所示。系统在此状态下无法充电,充电 FET 也可以通过 VBAT 的栅极电压关断。当放电 FET 导通时,其栅极电压升高到电压 VFETON,该电压将使放电 FET 导通。PACK- 下拉至 GND 电压,如图 1-4 中所示。充电 FET 栅极也可以由 VFETON 电压导通,以消除体二极管上的压降并避免 FET 发热。忽略检测电阻和 FET 电阻的压降,PACK- 电压处于 GND。

GUID-20201008-CA0I-ZKLL-MG8B-WVG59FRQ3JDX-low.gif图 1-3 放电 FET 关断,连接负载
GUID-20201008-CA0I-RNLZ-B3PV-VMDVHJDNHJ9P-low.gif图 1-4 放电 FET 导通,连接负载

当充电 FET 在连接充电器的情况下关断时,PACK- 电压将低于 GND 电平。若要使充电 FET 保持关断,栅极电压必须接近 PACK- 电压,如图 1-5 中所示。当充电 FET 在连接充电器的情况下导通时,栅极上升到 VFETON 电压,PACK- 上拉至 GND 电平,参见图 1-6

GUID-20201008-CA0I-Z3ZV-BMKM-TPC6Z5L3VDDF-low.gif图 1-5 充电 FET 关断,连接充电器
GUID-20201008-CA0I-RFWX-ZXF6-12H4RRVFLVGN-low.gif图 1-6 充电 FET 导通,连接充电器

如果反向充电器可以连接到电池,则电池和充电器的电流同向。检测到故障且 FET 为开路时,反向充电器将使 PACK- 电压高于 PACK+ 电压。放电 FET 必须承受高电压,充电 FET 栅极电压必须上升,以防止损坏 FET。图 1-7 中显示了这种情况。

图 1-8 汇总了 FET 栅极的电压范围。放电栅极必须从导通时的 VFETON 变为关断时的 GND 电平。充电 FET 栅极电压必须从 VFETON 变为 PACK- 电压以关断 FET,但根据 FET 和系统条件,该电压的范围可能很大(高于或低于电池电压)。驱动器电路设计将需要提供并适应这些电压范围。

GUID-20201008-CA0I-ZF33-GNGR-N4FZBBVJJRM5-low.gif图 1-7 反向充电器,FET 关断
GUID-20201008-CA0I-C49R-SFZZ-DNHT9MDZXHV5-low.gif图 1-8 低侧 FET 栅极的电压范围