ZHCA818 June 2018 AMC1305M25
TI 在ControSUITE 软件开发包中提供F2837 系列SDFM 模块开发示例代码,请参考ControlSUITE 安装路径下:
C:\ti\controlSUITE\device_support\F2837xD\v210\F2837xD_examples_Cpu1\sdfm_pwm_sync_cpu\cpu01sdfm_pwm_sync_cpu_cpu01.c
默认示例代码无法工作,需要完成 EPWM 模块配置与 SDFM 模块配置后,AMC1305M25 与 F28377S 最小系统才能工作。
配置步骤如下:
F28377S 可以使用 EPWM 模块产生 AMC1305M25 需要的时钟信号。在本次示例中时钟配置如 图 3-2 所示,使 EPWM3A(GPIO4)模块,EPWMCLK 经过分频后为 100MHz,计数模式了 UP_DOWN,最终 GPIO4 输出时钟为 10MHz。
图 3-2 使用GPIO4 -
配置时钟频率为10MHzF28377S 库中提供 sdfm_configureData_filter() 函数直接对 SDFM 的滤波器类型,过采样率,输出数据位长进行配置。在接下来的输入短路噪声测试中,主要修改滤波器类型为 SINC1, SINC2, SINC3;过采样率为 OSR=64,OSR=128 与OSR=256。
软件配置完成,需要验证 AMC1305M25 和 F28377S 最小系统功能是否工作正常。如 图 3-3 所示,将 AMC1305M25 评估模块输入端 J2 短接到电源 GND。
图 3-3 基于AMC1305M25 EVM模拟前端 1&2
短路使用示波器探头观测CLK_IN 与 DOUT 引脚。此时,CLK_IN 数据时钟频率应为10MHz,由于输入差分信号为0V,DOUT 输出数字信号“1”和“0”,如 图 3-4 所示。DOUT 输出会发生两个相邻时钟数据同时为”1”的情况,此时下两个时钟周期数据为”0”,输出时钟保持占空比 50% 的状态。此波形表明,最小系统硬件连接正确,AMC1305M25 正确得到输入为 0V 的数据。
图 3-4 CLK_IN 脚 通道1(红)时钟信号; DOUT
通道2(蓝)数据信号