6 安定時間

具有高轉換速率、低輸出阻抗和高相位裕度的寬頻寬放大器能夠更快地安定下來。驅動 ADC 時，選擇安定時間與 ADC 擷取時間相符的運算放大器，使其達到所需的解析度。別忘了，擷取時間等於取樣時間減去轉換時間。降低取樣率有助於放寬運算放大器的安定時間需求。

理想情況下，運算放大器應安定在 ADC 的二分之一 LSB 內，以避免誤差。然而，運算放大器的產品規格表很少規定最高可達 16 位元的安定時間 (0.0015%)。一個經常被忽略的規格是開環輸出阻抗。較低的開環輸出阻抗意味著較高的相位裕度，進而意味著更短的安定時間。此外，開環輸出阻抗的形狀會影響電路穩定性。平坦（電阻性）開環輸出阻抗的運算放大器更容易進行補償。運算放大器輸出端的電荷槽電阻電容濾波器會產生一個極點，劣化相位裕度，但可以最大限度地減少取樣期間的輸出電壓下降。根據極點位置的不同，可能會出現過度振鈴（過衝），這會影響安定時間。

圖 8 顯示使用 OPA328 驅動 ADS8860 的電路。取樣率設定為 500kSPS。ADS8860 的擷取週期為 Tacq = 2µs – 710ns = 1,290ns。

將取樣率降低到 500kSPS 可以讓電路更快安定在 425ns，遠低於 LSB 的一半。

圖 9 顯示與 ADS8860 配對的 OPA328，並使用此電路來模擬安定時間 (圖 10)。