3 48V AI 서버를 위한 핫 스왑 회로 설계의 어려움

핫 스왑 회로 구성이 몇 년 동안 어떻게 진화해 왔는지 살펴보면 참 흥미롭습니다. 핫 스왑 솔루션은 주 전원 제어 스위치 역할을 하는 N 채널 MOSFET(금속 산화막 반도체 전계 효과 트랜지스터), 전류를 측정하는 감지 저항, MOSFET의 통과 전류를 제어하기 위한 루프를 완료하는 전류 감지 증폭기가 포함된 핫 스왑 컨트롤러라는 세 가지 주요 부품으로 구성됩니다.

그림 2에서 볼 수 있듯이 저전력 설계에 하나의 MOSFET 기반 핫 스왑 솔루션을 사용할 수 있습니다. 기본적으로 핫 스왑 컨트롤러에는 돌입 및 고장 전류를 제한하면서 MOSFET의 SOA(안전 작동 영역)를 보장하는 전류 및 전력 제한 기능이 제공됩니다. 이러한 기능은 저전력(<500W) 핫 스왑 솔루션을 설계하는 데 충분합니다.

디지털 부하가 증가함에 따라 시스템에는 더 높은 출력 커패시턴스(>470µF)가 필요하며, 이를 위해 정상 상태 전류를 지원하는 병렬 MOSFET와 MOSFET를 SOA 내로 유지하기 위한 출력 전압 회전율 제어[1]의 채택이 필요합니다.

출력 전압 회전율 제어 방법에서 게이트-GND 전체에 배치된 커패시터 C_dv/dt(그림 3 참조)는 게이트 및 출력 전압의 회전율을 제한하며, 이는 돌입 전류를 제한합니다. MOSFET은 내부 전력 손실이 줄어들고 더 긴 시간에 걸쳐 분산될 때 더 많은 에너지를 처리할 수 있습니다. 따라서 출력 커패시턴스가 증가할 때 시동 시 MOSFET의 돌입 전류와 전력 손실을 모두 줄이려면 C_dv/dt를 더 높여야 합니다.

Cdv/dt가 더 높은 경우, 턴오프 프로세스에 방해가 되지만 핫 스왑 컨트롤러의 풀다운 강도가 제한됩니다. 이를 위해서는 그림 4에 나와 있는 것처럼 Cdv/dt용 로컬 PNP(P-채널 N-채널 P-채널) 기반 방전 회로가 필요합니다. 시동 중에는 Cdv/dt가 같은 방식으로 회전율을 제어하지만, 턴오프 이벤트 중에는 Q1 PNP 트랜지스터가 활성화되어 C_dv/dt를 로컬로 방전합니다. 다이오드 D1은 게이트 핀으로의 Cdv/dt 방전을 차단하므로 게이트 핀의 스트레스를 줄이고 컨트롤러의 적절한 작동을 보장합니다.

AI 기반 그래픽 처리 장치 애플리케이션에서 핫 스왑 솔루션은 약 150A의 전류를 지원해야 하며, 고주파, 고회전율 부하 과도현상을 지원해야 합니다. 이러한 요구사항으로 인해 세 가지 새로운 과제가 제기됩니다.