8 실용적인 AEF 구현

그림 8-1은 단일 및 3상 전원 시스템[8-11]에서 TPSF12C1, TPSF12C1-Q1, TPSF12C3 and TPSF12C3-Q1 독립형 AEF IC 제품군을 사용하여 FB-VSCI 구성으로 CM 감쇠에 대한 실용적인 AEF 구현을 보여줍니다. 설정은 그림 3-1의 2단계 패시브 필터와 유사하지만, AEF IC가 CM 전류를 위한 낮은 임피던스 션트 경로를 제공하기 위해 CM 초크 사이에 배치된다는 점이 다릅니다.

이 디바이스 제품군의 감지 핀은 일반적으로 680pF인 Y 등급 감지 커패시터 세트를 사용하여 전력선과 인터페이스하며, 그림 8-2의 IC 블록 다이어그램에 나와 있는 것처럼 고역 필터와 신호 결합체에 공급됩니다. IC는 라인 주파수(50 또는 60Hz) AC 전압과 DM 장애를 모두 거부하는 동시에 고주파 CM 장애를 증폭하고 외부 튜닝 가능 댐핑 회로를 사용하여 폐쇄 루프 안정성을 유지합니다.

COMP1과 COMP2 핀 사이의 부품은 리드 지연 네트워크를 형성하여 증폭 게인 특성을 설정합니다. INJ의 전력 증폭기의 출력은 댐핑 및 안정성 네트워크(그림 8-1의 아래 첨자 "D" 참조 지정자를 가진 구성 요소 참조)와 일반적으로4.7 nF의 Y 정격 주입 커패시터 C _INJ를 통해 필요한 잡음 제거 신호를 전력선에 다시 주입합니다. IC에는 통합 필터링, 보상 및 보호 회로가 포함되어 있습니다. VDD 바이어스 공급 범위는 8V~16V(공칭 12V), 시스템 섀시 접지에 대한 레퍼런스입니다.

두 CM 초크 사이에 배치된 X 커패시터는 CM 관점에서 일반적으로 최대 저주파 주파수까지 전력선 사이에 낮은 임피던스 경로를 효과적으로 제공합니다. 이 경로를 통해 한 개의 전력선(일반적으로 중성)에 한 개의 주입 커패시트만 사용하여 전류를 주입할 수 있습니다. 3상 필터가 중립 와이어가 없는 3선 시스템인 경우 TPSF12C3-Q1의 SENSE4 핀이 접지에 연결되고 주입 커패시터가 X 커패시터의 인공 스타 포인트 연결을 통해 결합됩니다.