ZHCSXN0E
March 2001 – January 2025
TPS792
PRODUCTION DATA
1
1
特性
2
应用
3
说明
4
引脚配置和功能
5
规格
5.1
绝对最大额定值
5.2
ESD 等级
5.3
建议运行条件
5.4
热性能信息
5.5
电气特性
5.6
典型特性
6
详细说明
6.1
概述
6.2
功能方框图
6.3
特性说明
6.3.1
欠压锁定 (UVLO)
6.3.2
关断
6.3.3
有源放电(新芯片)
6.3.4
折返电流限制
6.3.5
热保护
6.3.6
反向电流
6.4
器件功能模式
6.4.1
正常运行
6.4.2
压降运行
6.4.3
禁用
7
应用和实施
7.1
应用信息
7.1.1
可调节运行
7.1.2
退出压降
7.2
典型应用
7.2.1
设计要求
7.2.2
详细设计过程
7.2.2.1
电容器推荐
7.2.2.2
输入和输出电容器要求
7.2.2.3
降噪和前馈电容器要求
7.2.3
应用曲线
7.3
电源相关建议
7.4
布局
7.4.1
布局指南
7.4.1.1
对于改进 PSRR 和噪声性能的电路板布局布线建议
7.4.1.2
功率耗散和结温
7.4.2
布局示例
8
器件和文档支持
8.1
器件支持
8.1.1
开发支持
8.1.1.1
评估模块
8.1.1.2
Spice 模型
8.1.2
器件命名规则
8.2
文档支持
8.2.1
相关文档
8.3
接收文档更新通知
8.4
支持资源
8.5
商标
8.6
静电放电警告
8.7
术语表
9
修订历史记录
10
机械、封装和可订购信息
封装选项
机械数据 (封装 | 引脚)
DBV|5
MPDS018T
DBV|6
MPDS026Q
散热焊盘机械数据 (封装 | 引脚)
订购信息
zhcsxn0e_oa
zhcsxn0e_pm
5.6
典型特性
旧芯片
图 5-1
TPS792 输出电压与输出电流间的关系
旧芯片
图 5-3
TPS792 输出电压与结温间的关系
旧芯片
图 5-5
TPS792 接地电流与结温间的关系
旧芯片
图 5-7
TPS792 输出频谱噪声密度与频率间的关系
旧芯片
图 5-9
TPS792 输出频谱噪声密度与频率间的关系
旧芯片
图 5-11
均方根输出噪声与旁路电容间的关系
新芯片
图 5-13
输出阻抗与频率间的关系
新芯片
图 5-15
TPS792 压降电压与结温间的关系
新芯片
图 5-17
压降电压与输出电流间的关系
新芯片
图 5-19
TPS792 压降电压与输入电压间的关系
旧芯片
图 5-21
TPS792 波纹抑制与频率
旧芯片
图 5-23
TPS792 波纹抑制与频率
新芯片
图 5-25
TPS792 波纹抑制与频率
新芯片
图 5-27
TPS792 输出电压和使能电压与时间之间的关系(启动)
新芯片
图 5-29
TPS792 线路瞬态响应
新芯片
图 5-31
TPS792 负载瞬态响应
旧芯片
图 5-33
典型稳定性区域等效串联电阻 (ESR) 与输出电流间的关系
新芯片
图 5-2
TPS792 输出电压与输出电流间的关系
新芯片
图 5-4
TPS792 输出电压与结温间的关系
新芯片
图 5-6
TPS792 接地电流与 I
OUT
间的关系
旧芯片
图 5-8
TPS792 输出频谱噪声密度与频率间的关系
新芯片
图 5-10
TPS792 输出频谱噪声密度与频率间的关系
旧芯片
图 5-12
输出阻抗与频率间的关系
旧芯片
图 5-14
TPS792 压降电压与结温间的关系
旧芯片
图 5-16
压降电压与输出电流间的关系
旧芯片
图 5-18
TPS792 压降电压与输入电压间的关系
旧芯片
图 5-20
所需的最小输入电压与输出电压间的关系
新芯片
图 5-22
TPS792 波纹抑制与频率
旧芯片
图 5-24
TPS792 波纹抑制与频率
旧芯片
图 5-26
TPS792 输出电压和使能电压与时间之间的关系(启动)
旧芯片
图 5-28
TPS792 线路瞬态响应
旧芯片
图 5-30
TPS792 负载瞬态响应
旧芯片
图 5-32
典型稳定性区域等效串联电阻 (ESR) 与输出电流间的关系
旧芯片
图 5-34
典型稳定性区域等效串联电阻 (ESR) 与输出电流间的关系