ZHCSYN0B July   2025  – July 2026 TPLD2001

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1.     7
    2. 5.1 绝对最大额定值
    3. 5.2 ESD 等级
    4. 5.3 建议运行条件
    5. 5.4 热性能信息
    6. 5.5 电气特性
    7. 5.6 电源电流特性
    8. 5.7 开关特性
    9. 5.8 I2C 总线时序要求
    10. 5.9 SPI 时序要求
  7. 6 典型特性
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1  I/O 引脚
        1. 8.3.1.1 输入模式
        2. 8.3.1.2 输出模式
        3. 8.3.1.3 上拉或下拉电阻器：
      2. 8.3.2  连接多路复用器
      3. 8.3.3  可配置使用逻辑块
        1. 8.3.3.1 2 位 LUT 或 D 型触发器/锁存器宏单元
          1. 8.3.3.1.1 2 位 LUT
          2. 8.3.3.1.2 D 型触发器/锁存器
        2. 8.3.3.2 2 位 LUT 或图形发生器宏单元
          1. 8.3.3.2.1 2 位 LUT
          2. 8.3.3.2.2 图形发生器
        3. 8.3.3.3 具有复位/设置宏单元的 3 位 LUT 或 D 型触发器/锁存器
          1. 8.3.3.3.1 3 位 LUT
          2. 8.3.3.3.2 具有复位/设置功能的 D 型触发器/锁存器
        4. 8.3.3.4 3 位 LUT 或 D 型触发器/锁存器或移位寄存器宏单元
          1. 8.3.3.4.1 3 位 LUT
          2. 8.3.3.4.2 具有复位/设置功能的 D 型触发器/锁存器
          3. 8.3.3.4.3 8 位移位寄存器
        5. 8.3.3.5 具有复位/设置宏单元的 4 位 LUT 或 D 型触发器/锁存器
          1. 8.3.3.5.1 4 位 LUT
          2. 8.3.3.5.2 具有复位/设置功能的 D 型触发器/锁存器
      4. 8.3.4  可配置逻辑和时序块
        1. 8.3.4.1 3 位 LUT
        2. 8.3.4.2 具有复位/设置功能的 D 型触发器/锁存器
        3. 8.3.4.3 计数器/延迟发生器 (CNT/DLY)
          1. 8.3.4.3.1 延迟模式
          2. 8.3.4.3.2 复位计数器模式
          3. 8.3.4.3.3 单稳态模式
          4. 8.3.4.3.4 频率检测器模式
          5. 8.3.4.3.5 边沿检测器模式
          6. 8.3.4.3.6 延迟边沿检测器模式
        4. 8.3.4.4 LUT/DFF + CNT 模式
      5. 8.3.5  可编程抗尖峰脉冲滤波器或边沿检测器
      6. 8.3.6  抗尖峰脉冲滤波器或边沿检测器
      7. 8.3.7  状态机 (SM)
        1. 8.3.7.1 状态机输入
        2. 8.3.7.2 状态机输出
        3. 8.3.7.3 配置状态机
        4. 8.3.7.4 状态机时序注意事项
      8. 8.3.8  8 位计数器/延迟发生器/有限状态机
      9. 8.3.9  PWM 发生器
      10. 8.3.10 看门狗计时器
      11. 8.3.11 模拟比较器
        1. 8.3.11.1 分立式模拟比较器 (ACMP)
        2. 8.3.11.2 多通道模拟比较器 (McACMP)
      12. 8.3.12 电压基准 (VREF)
      13.      70
      14. 8.3.13 模拟温度传感器 (TS)
      15. 8.3.14 模拟多路复用器 (AMUX)
      16. 8.3.15 振荡器
        1. 8.3.15.1 2kHz 固定频率振荡器
        2. 8.3.15.2 2MHz 固定频率振荡器
        3. 8.3.15.3 25MHz 固定频率振荡器
        4. 8.3.15.4 振荡器电源模式
      17. 8.3.16 串行通信
        1. 8.3.16.1 I2C 模式
        2. 8.3.16.2 SPI 模式
        3. 8.3.16.3 虚拟 I/O
    4. 8.4 器件功能模式
      1. 8.4.1 上电复位
      2. 8.4.2 电源控制模式
      3. 8.4.3 保护特性
        1. 8.4.3.1 器件读取/写入锁定
        2. 8.4.3.2 OTP 循环冗余校验 (CRC)
      4. 8.4.4 编程
        1. 8.4.4.1 可选 I2C/SPI
        2. 8.4.4.2 配置内存和一次性可编程内存编程
        3. 8.4.4.3 Intel 十六进制文件格式
  10. 9  TPLD2001 寄存器
    1. 9.1 TPLD2001_User 寄存器
    2. 9.2 TPLD2001_Cfg_0 寄存器
    3. 9.3 TPLD2001_Cfg_1 寄存器
  11. 10应用和实施
    1. 10.1 应用信息
    2. 10.2 典型应用
      1. 10.2.1 设计要求
        1. 10.2.1.1 电源注意事项
        2. 10.2.1.2 输入注意事项
        3. 10.2.1.3 输出注意事项
      2. 10.2.2 详细设计过程
      3. 10.2.3 应用曲线
    3. 10.3 电源相关建议
    4. 10.4 布局
      1. 10.4.1 布局指南
      2. 10.4.2 布局示例
  12. 11器件和文档支持
    1. 11.1 接收文档更新通知
    2. 11.2 支持资源
    3. 11.3 商标
    4. 11.4 静电放电警告
    5. 11.5 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.3.16.1 I2C 模式

TPLD2001 I2C 串行通信 GPIO 分配图 8-50 I2C 串行通信 GPIO 分配

当配置为 I2C 时，宏单元使用以下 IO：

  • IO6：SCL
  • IO7：SDA
  • IO5：硬件定义的 ADDR 3、A3（可选）
  • IO4：硬件定义的 ADDR 4、A4（可选）
  • IO3：硬件定义的 ADDR 5、A5（可选）
  • IO2：硬件定义的 ADDR 6、A6（可选）

TPLD2001 支持：

  • 仅限外设/目标模式

  • 标准模式、快速模式和快速+ 模式

  • 可通过 IO 或 OTP 存储器配置 4 位硬件地址

双向 I2C 总线由串行时钟 (SCL) 线和串行数据 (SDA) 线组成。当连接到器件的输出级时，两条线都必须通过上拉电阻器连接到正电源。数据传输仅在总线不忙时才开始。

TPLD 的目标器件地址来源于 OTP（一次性可编程存储器），且最高有效字节可选择来自 IO，TPLD 仅在器件上电时对 IO 进行采样，这使得相应的 GPIO 可在电路设计中用作数字输入。此外，还可以通过将 I2C_IO_LAT 位设置为逻辑 1 来启用 IO 锁存，以便在通电期间连续采样。

TPLD2001 I2C 读取/写入时序图图 8-51 I2C 读取/写入时序图
TPLD2001 TPLD I2C 帧和格式化图 8-52 TPLD I2C 帧和格式化

当 SCL 输入为高电平时，控制器发送 START 条件（SDA 输入/输出上由高电平到低电平转换）启动与该器件的 I2C 通信。在发送 START 条件之后，会发送器件硬件地址字节，首先发送最高有效位 (MSB)，包括数据方向位 (R/W)。

接收到有效地址字节后，该器件以确认 (ACK) 响应，在 ACK 相关时钟脉冲的高电平期间，SDA 输入/输出为低电平。响应器器件的地址输入不得在 START 条件和 STOP 条件之间更改。

在 I2C 总线上，在每个时钟脉冲期间仅传输一个数据位。在时钟周期的高脉冲期间，SDA 线上的数据必须保持稳定，因为此时数据线上的变化会被解释为控制命令（START 或 STOP）。

控制器会发送 STOP 条件，即当 SCL 输入为高电平时，SDA 输入/输出由低电平到高电平转换。

在 START 和 STOP 条件之间，可以将任意数量的数据字节从发送器传输到接收器。每个八位字节后跟一个 ACK 位。发送器必须先释放 SDA 线，接收器才能发送 ACK 位。做出应答的器件必须在 ACK 时钟脉冲期间下拉 SDA 线路，这样，在 ACK 相关时钟周期的高脉冲期间，SDA 线路稳定为低电平。当响应接收方被寻址时，响应接收方必须在每收到一个字节后生成一个 ACK。类似地，控制器必须在控制器从响应器发送器接收到每个字节之后生成一个 NACK。必须满足设置和保持时间才能正常运行。

控制器接收器通过在最后一个字节已经从响应器计时输出之后不生成确认 (NACK) 来向响应器发送器发送数据结束信号。这是由控制器接收器通过将 SDA 线保持为高电平来完成的。在这种情况下，发送器必须释放数据线，才能使控制器生成 STOP 条件。

在向 TPLD2001 写入或读取数据时，可以通过向地址 0x0FD 的第 0 位写入逻辑 0，启用地址自动递增功能。可通过写入逻辑 1 禁用。请注意，对于 I2C，地址自动递增仅在特定的扩展或页面地址内有效。因此，如果使用突发读取或写入操作，请记住 0x0FF 会回滚到 0x000。

TPLD2001 TPLD I2C 写入命令格式化图 8-53 TPLD I2C 写入命令格式化

要向 TPLD2001 传输数据或写入数据，总线控制器必须发送器件硬件地址并将最低有效位 (LSB) 设置为逻辑 0。接下来的两个字节设置寄存器地址，然后是写入的数据。一次写入帧中发送的数据字节数没有限制。

TPLD2001 TPLD I2C 读取命令格式化图 8-54 TPLD I2C 读取命令格式化

若要从 TPLD2001 中读取数据，总线控制器必须首先发送 TPLD2001 硬件地址，并将 LSB 设置为逻辑 1。后续字节包含先前写入地址中的数据，如果启用了地址自动递增功能，则包含下一个地址中的数据。

TPLD2001 TPLD I2C 软件复位命令图 8-55 TPLD I2C 软件复位命令

软件复位调用是控制器在 I2C 总线上发送的一条命令，用于指示所有支持该命令的设备复位至上电默认状态。通过将 I2C_RST_EN 位设置为逻辑 1，可以启用对该软件复位调用的侦听。为了使软件复位正常工作，I2C 总线必须能够正常工作，并且任何器件都不能挂起总线。

软件复位广播定义为以下步骤：

  1. I2C 总线控制器发送一个启动条件。
  2. 使用的地址是保留的通用广播 I2C 总线地址“0000 000”，其中 R/W 位设置为 0。发送的字节为 0x00。
  3. 任何支持通用调用功能的设备都会应答 (ACK)。如果 R/W 位设置为1（读取），器件将不应答 (NACK)。
  4. 通用广播地址得到确认后，控制器仅发送等于 0x06 的 1 字节数据。如果数据字节是任何其他值，器件不会确认，也不会复位。如果发送的数据超过 1 字节，则不会再确认更多字节，并且器件会忽略 I2C 消息，将其视为无效。
  5. 发送 1 字节数据 (0x06) 后，控制器发送一个 STOP 条件来结束软件复位调用序列。器件会忽略重复的启动条件，并且无法执行复位。

成功完成上述步骤后，器件会执行复位，将所有寄存器值恢复为上电默认值。