ZHCSZ13 October   2025 TLV3901

ADVANCE INFORMATION  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 开关特性
    7. 5.7 锁存/可调迟滞
    8. 5.8 时序图
    9. 5.9 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
    4. 6.4 器件功能模式
      1. 6.4.1 输入
      2. 6.4.2 CML 输出
      3. 6.4.3 锁存器功能
      4. 6.4.4 可调迟滞
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 应用概述
    2. 7.2 典型应用
      1. 7.2.1 光学接收器
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
        3. 7.2.1.3 应用性能曲线图
      2. 7.2.2 用于示波器的外部触发器功能
      3. 7.2.3 逻辑时钟源到 CML 收发器
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
  9. 8 器件和文档支持
    1. 8.1 器件支持
      1. 8.1.1 相关文档
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.2.3 逻辑时钟源到 CML 收发器

图 7-4 展示了一个逻辑时钟源，该逻辑时钟源通过 CAT6 电缆端接并通过 TLV3901 驱动，从而在接收器端接收等效的 CML 时钟信号。与单通道 CML 缓冲器相比，利用在输入端实现模拟差分放大器的比较器可对衰减（失真）的信号具有更高的灵敏度。

TLV3901 CML 时钟收发器图 7-4 CML 时钟收发器