ZHCSVD3E December   2003  – March 2024 SN65MLVD200A , SN65MLVD202A , SN65MLVD204A , SN65MLVD205A

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  电气特性 - 驱动器
    7. 6.7  电气特性 - 接收器
    8. 6.8  电气特性 - 总线输入和输出
    9. 6.9  开关特性 - 驱动器
    10. 6.10 开关特性 - 接收器
    11. 6.11 典型特性
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 上电复位
      2. 8.3.2 ESD 保护
    4. 8.4 器件功能模式
      1. 8.4.1 器件功能表
      2. 8.4.2 等效输入和输出原理图
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1  电源电压
        2. 9.2.2.2  电源旁路电容
        3. 9.2.2.3  驱动器输入电压
        4. 9.2.2.4  驱动器输出电压
        5. 9.2.2.5  端接电阻器
        6. 9.2.2.6  接收器输入信号
        7. 9.2.2.7  接收器输入阈值（失效防护）
        8. 9.2.2.8  接收器输出信号
        9. 9.2.2.9  介质互连
        10. 9.2.2.10 PCB 传输线路
      3. 9.2.3 应用曲线
  11. 10电源相关建议
  12. 11布局
    1. 11.1 布局指南
      1. 11.1.1 微带与带状线拓扑
      2. 11.1.2 电介质类型和电路板结构
      3. 11.1.3 建议的堆叠布局
      4. 11.1.4 引线间距
      5. 11.1.5 尽可能减少串扰和接地抖动
      6. 11.1.6 去耦合
    2. 11.2 布局示例
  13. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 静电放电警告
    6. 12.6 术语表
  14. 13修订历史记录
  15. 14机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • D|8
散热焊盘机械数据 (封装 | 引脚)
订购信息

9.2.2.2 电源旁路电容

旁路电容器在配电电路中发挥着关键作用。在低频情况下，电源在其端子之间提供阻抗非常低的路径。但是，当更高频率的电流通过电源布线传播时，源极通常无法保持低阻抗的接地路径。旁路电容器用于克服这一缺点。通常，板级大旁路电容器（10μF 至 1000μF）可以很好地达到 kHz 范围。由于大电容器的引线大小和长度，它们在开关频率下往往具有较大的电感值。要解决这个问题，必须将较小的电容器（nF 至 μF 范围内）安装在本地集成电路旁边。

多层陶瓷芯片或表面贴装电容器（尺寸 0603 或 0805）可更大限度减少高速环境中旁路电容器的引线电感，因为它们的引线电感约为 1nH。为便于比较，带引线的典型电容器的引线电感约为 5nH。

根据 Howard Johnson 和 Martin Graham (1993) 所著的 High Speed Digital Design – A Handbook of Black Magic，在本地与 M-LVDS 芯片搭配使用的旁路电容值可由方程式 1 和方程式 2 确定。4ns 的保守上升时间和 100mA 在最坏情况下的电源电流变化涵盖了德州仪器 (TI) 提供的 M-LVDS 器件的整个范围。在此示例中，可容忍的最大电源噪声为 100mV；但是，该数字因设计中可用的噪声预算而异。

方程式 1. SN65MLVD200A SN65MLVD202A SN65MLVD204A SN65MLVD205A
方程式 2. SN65MLVD200A SN65MLVD202A SN65MLVD204A SN65MLVD205A

图 9-2 展示了一种可降低引线电感并涵盖板级电容器 (> 10µF) 与上述电容值 (0.004µF) 之间的中间频率的配置。将最小电容值放置在尽可能靠近芯片的位置。

SN65MLVD200A SN65MLVD202A SN65MLVD204A SN65MLVD205A 建议的 M-LVDS 旁路电容器布局图 9-2 建议的 M-LVDS 旁路电容器布局