ZHCSRS3E February   2023  – October 2025 MSPM0G1505 , MSPM0G1506 , MSPM0G1507

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 功能方框图
  6. 5 器件比较
  7. 6 引脚配置和功能
    1. 6.1 引脚图
    2. 6.2 引脚属性
    3. 6.3 信号说明
    4. 6.4 未使用引脚的连接
  8. 7 规格
    1. 7.1  绝对最大额定值
    2. 7.2  ESD 等级
    3. 7.3  建议运行条件
    4. 7.4  热性能信息
    5. 7.5  电源电流特性
      1. 7.5.1 运行/睡眠模式
      2. 7.5.2 停止/待机模式
      3. 7.5.3 关断模式
    6. 7.6  电源时序
      1. 7.6.1 电源斜坡
        1. 7.6.1.1 POR 和 BOR
    7. 7.7  闪存特性
    8. 7.8  时序特性
    9. 7.9  时钟规格
      1. 7.9.1 系统振荡器 (SYSOSC)
      2. 7.9.2 SYSOSC 典型频率精度
        1. 7.9.2.1 低频振荡器 (LFOSC)
      3. 7.9.3 系统锁相环 (SYSPLL)
      4. 7.9.4 低频晶体/时钟
      5. 7.9.5 高频晶体/时钟
    10. 7.10 数字 IO
      1. 7.10.1 电气特性
      2. 7.10.2 开关特性
    11. 7.11 模拟多路复用器 VBOOST
    12. 7.12 ADC
      1. 7.12.1 电气特性
      2. 7.12.2 开关特性
      3. 7.12.3 线性参数
    13. 7.13 典型连接图
    14. 7.14 温度传感器
    15. 7.15 VREF
      1. 7.15.1 电压特性
      2. 7.15.2 电气特性
    16. 7.16 比较器 (COMP)
      1. 7.16.1 比较器电气特性
    17. 7.17 DAC
      1. 7.17.1 DAC_电源规格
      2. 7.17.2 DAC 输出规格
      3. 7.17.3 DAC 动态规格
      4. 7.17.4 DAC 线性度规格
      5. 7.17.5 DAC 时序规格
    18. 7.18 GPAMP
      1. 7.18.1 电气特性
      2. 7.18.2 开关特性
    19. 7.19 OPA
      1. 7.19.1 电气特性
      2. 7.19.2 开关特性
      3. 7.19.3 PGA 模式
    20. 7.20 I2C
      1. 7.20.1 I2C 特性
      2. 7.20.2 I2C 滤波器
        1. 7.20.2.1 I2C 时序图
    21. 7.21 SPI
      1. 7.21.1 SPI
      2. 7.21.2 SPI 时序图
    22. 7.22 UART
    23. 7.23 TIMx
    24. 7.24 TRNG
      1. 7.24.1 TRNG 电气特性
      2. 7.24.2 TRNG 开关特性
    25. 7.25 仿真和调试
      1. 7.25.1 SWD 时序
  9. 8 详细说明
    1. 8.1  CPU
    2. 8.2  操作模式
      1. 8.2.1 不同工作模式下的功能 (MSPM0G150x)
    3. 8.3  电源管理单元 (PMU)
    4. 8.4  时钟模块 (CKM)
    5. 8.5  DMA
    6. 8.6  事件
    7. 8.7  存储器
      1. 8.7.1 内存组织
      2. 8.7.2 外设文件映射
      3. 8.7.3 外设中断向量
    8. 8.8  闪存存储器
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度传感器
    14. 8.14 VREF
    15. 8.15 COMP
    16. 8.16 DAC
    17. 8.17 OPA
    18. 8.18 GPAMP
    19. 8.19 TRNG
    20. 8.20 AES
    21. 8.21 CRC
    22. 8.22 UART
    23. 8.23 I2C
    24. 8.24 SPI
    25. 8.25 WWDT
    26. 8.26 RTC
    27. 8.27 计时器 (TIMx)
    28. 8.28 器件模拟连接
    29. 8.29 输入/输出图
    30. 8.30 串行线调试接口
    31. 8.31 引导加载程序 (BSL)
    32. 8.32 器件出厂常量
    33. 8.33 标识
  10. 9 应用、实施和布局
    1. 9.1 典型应用
      1. 9.1.1 原理图
  11. 10器件和文档支持
    1. 10.1 入门和后续步骤
    2. 10.2 器件命名规则
    3. 10.3 工具与软件
    4. 10.4 文档支持
    5. 10.5 支持资源
    6. 10.6 商标
    7. 10.7 静电放电警告
    8. 10.8 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.5 DMA

直接存储器存取 (DMA) 控制器支持将数据从一个存储器地址移到另一个存储器地址，而无需 CPU 干预。例如，DMA 可用于将数据从 ADC 转换存储器移动到 SRAM。通过使 CPU 保持在低功耗模式，而无需将其唤醒来在外设之间移动数据，DMA 降低了系统功耗。

这些器件中的 DMA 支持以下重要特性：

  • 7 个独立的 DMA 传输通道
    • 3 个全功能通道（DMA0、DMA1 和 DMA2），支持重复传输模式
    • 4 个基本通道（DMA3、DMA4、DMA5 和 DMA6），支持单次传输模式
  • 可配置的 DMA 通道的优先级
  • 字节（8 位）、短字（16 位）、字（32 位）和长字（64 位）或混合字节和字传输能力
  • 传输计数器块大小支持传输高达 64k 的任何类型数据
  • 可配置的 DMA 传输触发器选择
  • 为其他通道提供服务的活动通道中断
  • 乒乓缓冲器架构的提前中断生成
  • 在另一个通道上的活动完成时级联通道
  • 支持数据重组的跨步模式，例如三相计量应用

表 8-3 列出了使用 DMA 存储器映射寄存器中的 DMATCTL.DMATSEL 控制位配置的可用 DMA 触发。

表 8-2 DMA 特性
特性 FULL 基础型
通道编号 0,1,2 3、4、5.6
中继器模式 是 -
表格和填充模式 是 -
收集模式 - -
预请求 - -
自动使能 - -
超长整型 (128位) 传输 - -
跨步模式 - -
级联通道支持 - -

表 8-3 DMA 触发映射
触发 0:12 源端 触发 13:24 源端
0 软件 13 SPI1 发布者 1
1 通用订阅者 0 (FSUB_0) 14 SPI1 发布者 2
2 通用订阅者 1 (FSUB_1) 15 UART3 发布者 1
3

AES 发布者 1

 16 UART3 发布者 2
4

AES 发布者 2

 17 UART0 发布者 1
5

AES 发布者 3

 18 UART0 发布者 2
6

DAC0 发布者 2

 19 UART1 发布者 1
7 I2C0 发布者 1 20 UART1 发布者 2
8 I2C0 发布者 2 21 UART2 发布者 1
9 I2C1 发布者 1 22 UART2 发布者 2
10 I2C1 发布者 2 23 ADC0 发布者 2
11 SPI0 发布者 1 24 ADC1 发布者 2
12 SPI0 发布者 2
有关更多详细信息，请参阅 MSPM0 G 系列 80MHz 微控制器技术参考手册 中的“DMA”一章。