建议使用良好的布局实践。为了使器件具有出色的运行性能，请使用良好的印刷电路板 (PCB) 布局实践，包括：
- 确保次级运算放大器的两个输入路径在源阻抗和电容方面对称且匹配良好，以避免将共模信号转换为差模信号和热电动势 (EMF)。
- 噪声可通过器件的电源引脚和整个电路的电源引脚传播到模拟电路中。旁路电容器通过提供模拟电路的本地低阻抗电源来减少耦合噪声。在每个电源引脚和接地端之间连接低 ESR 0.1µF X7R 陶瓷旁路电容器，放置位置尽量靠近器件。针对单电源应用，V+ 与接地端之间可以接入单个旁路电容器。
- 为 VCM 去耦电容选择 C0G (NP0) 陶瓷电容器，并尽可能靠近 VCM 引脚放置。
- 对于光电检测应用，将光电二极管尽可能靠近 I1引脚放置，以最大限度地减小寄生电感。
- 为了减少寄生耦合，请让输入布线尽可能远离电源或输出布线。如果上述布线无法分离，则让敏感性布线与有噪声布线垂直交叉要远优于选择平行的布线方式。
- 尽可能减少热结的数量。信号路径最好在单层内布线，不使用过孔，并尽可能缩短布线。
- 与主要热源（高功耗电路）保持足够的距离。如果不可能，请调整器件位置，使热源对差分信号路径高侧和低侧的影响能够均匀匹配。
- 将散热焊盘焊接到 PCB 上。为了使 LOG114 能够正常散热并更大限度地减少漏电，即使在低功耗应用中，也要将散热焊盘连接到与 V–电连接的平面或大面积覆铜上。
- 外露焊盘也必须焊接到 PCB 上，实现结构完整性和长期可靠性。
LOG114 采用 QFN-16 封装。这种无引线封装在封装底部四个侧面都有引线触点，从而更大限度地节省布板空间。封装底部的外露引线框芯片垫可以增强散热和电气特性。
QFN 封装体积小巧，具有更小的布线面积、更高的散热性能以及更低的电气寄生效应。此外，无外部引线也消除了引线弯曲问题。
QFN 封装可使用标准印刷电路板 (PCB) 组装技术轻松安装。另请参阅 QFN 和 SON 器件在 PCB 上的贴装 应用手册和 Quad Flatpack No− Lead Logic 逻辑封装 应用手册。