ZHCSU91 December   2023 LMX1214

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 时序图
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
      1. 6.1.1 分频器范围
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 上电复位
      2. 6.3.2 温度传感器
      3. 6.3.3 时钟输出
        1. 6.3.3.1 时钟输出缓冲器
        2. 6.3.3.2 时钟多路复用器
        3. 6.3.3.3 时钟分频器
      4. 6.3.4 AUXCLK 输出
        1. 6.3.4.1 AUXCLKOUT 输出格式
        2. 6.3.4.2 AUXCLK_DIV_PRE 和 AUXCLK_DIV 分频器
      5. 6.3.5 SYNC 输入引脚
        1. 6.3.5.1 SYNC 引脚共模电压
        2. 6.3.5.2 窗口化特性
    4. 6.4 器件功能模式配置
      1. 6.4.1 引脚模式控制
  8. 7 应用和实施
    1. 7.1 应用信息
      1. 7.1.1 SYNC 输入配置
      2. 7.1.2 处理未使用的引脚
      3. 7.1.3 电流消耗
    2. 7.2 典型应用
      1. 7.2.1 设计要求
      2. 7.2.2 详细设计过程
      3. 7.2.3 应用曲线图
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
      2. 7.4.2 布局示例
    5. 7.5 寄存器映射
      1. 7.5.1 器件寄存器
  9. 8 器件和文档支持
    1. 8.1 器件支持
    2. 8.2 接收文档更新通知
    3. 8.3 支持资源
    4. 8.4 商标
    5. 8.5 静电放电警告
    6. 8.6 术语表
  10. 9 修订历史记录
  11. 10机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.5.2 窗口化特性

窗口化特性可用于在内部校准 SYNC 和 CLKIN 引脚之间的时序，以优化设置和保持时序，并消除 SYNC 和 CLKIN 路径之间的任何不匹配情况。该特性要求从 SYNC 上升沿到 CLKIN 上升沿的时序保持一致。可通过 rb_CLKPOS 字段跟踪从 SYNC 上升沿到 CLKIN 上升沿的时序。找到 CLKIN 引脚上升沿的时序之后，可以使用 SYNC_DLY 和 SYNC_DLY_STEP 字段在内部调整 SYNC 上升沿，以优化设置和保持时间。

GUID-20231201-SS0I-MLGW-4DCC-V2SW5FCHWDRS-low.svg图 6-3 SYNC 内部时序调整
GUID-20231201-SS0I-Q7DK-RMV3-PLKJN3MFDVLK-low.svg图 6-4 窗口化操作流程图
表 6-8 SYNC_DLY_STEP
输入频率 建议的 SYNC_DLY_STEP 延迟 (ps)
1.4GHz < fCLKIN ≤ 2.7GHz 0 28
2.4GHz < fCLKIN ≤ 4.7GHz 1 15
3.1GHz < fCLKIN ≤ 5.7GHz 2 11
fCLKIN ≥ 4.5GHz 3 8

对于窗口化特性：

  1. SYNC 引脚必须保持高电平至少 3/fCLKIN + 1.6ns 的时间，只有在该时间之后，rb_CLKPOS 字段才有效。
  2. 如果用户从 rb_CLKPOS 寄存器推导出多个有效的 SYNC_DLY 值来避免违反设置和保持时间，TI 建议选择最小的有效 SYNC_DLY 值，以便尽量减少温度变化的影响。

对于 SYNC 运行：

  1. 每 75 个输入时钟周期仅允许 1 个 SYNC 引脚上升沿
  2. SYNC 必须保持高电平超过 6 个时钟周期